

INSTITUTO FEDERAL DA PARAÍBA
COORDENAÇÃO DO CURSO SUPERIOR DE BACHARELADO EM
ENGENHARIA ELÉTRICA

JOÃO PAULO FERREIRA DE HOLANDA

A decorative graphic consisting of a grid of colored squares and circles. The top row has a pink circle followed by two light green squares. The second row has two light green squares. The third row has three light green squares. The fourth row has two light green squares. The title text is centered over the third row.

**Controle de um Conversor Boost PFC para Carregamento de
Bateria**

JOÃO PESSOA - PB

2026

JOÃO PAULO FERREIRA DE HOLANDA

Controle de um Conversor Boost PFC para Carregamento de Bateria

Trabalho de conclusão de curso submetido à Coordenação do Curso Superior de Bacharelado em Engenharia Elétrica do Instituto Federal da Paraíba, como parte dos requisitos para a obtenção do grau de engenheiro eletricista.

Orientador: Dr. Edgard Luiz Lopes Fabricio

JOÃO PESSOA - PB

2026

Dados Internacionais de Catalogação na Publicação – CIP
Biblioteca Nilo Peçanha – IFPB, *Campus* João Pessoa

H722c Holanda, João Paulo Ferreira de.

Controle de um conversor boost PFC para carregador de
bateria / João Paulo Ferreira de Holanda. – 2026.

84 f. : il.

TCC (Curso Superior de Bacharelado em Engenharia Elétrica)
– Instituto Federal de Educação da Paraíba / Unidade Acadêmica
de Controle e Processos Industriais / Coordenação do Curso
Superior de Bacharelado em Engenharia Elétrica, 2026.

Orientação: Prof^o Dr. Edgard Luiz Lopes Fabrício.

1. Controle. 2. Conversor boost. 3. PFC. 4. Qualidade de energia.
5. Controle digital. I. Título.

CDU 621.3.016.2(043)

JOÃO PAULO FERREIRA DE HOLANDA

CONTROLE DE UM CONVERSOR BOOST PFC PARA CARREGAMENTO DE BATERIA

TRABALHO DE CONCLUSÃO DE CURSO submetido à Coordenação do Curso Superior de Bacharelado em Engenharia Elétrica, do Instituto Federal da Paraíba (IFPB), em cumprimento aos requisitos institucionais para a obtenção do Título de **ENGENHEIRO ELETRICISTA**.

Aprovado em 06 de agosto de 2026.

Banca Examinadora

Prof. Dr. Edgard Luiz Lopes Fabrício

Instituto Federal da Paraíba (IFPB)

Orientador

Prof. Dr. Álvaro de Medeiros Maciel

Instituto Federal da Paraíba (IFPB)

Examinador

Prof. Dr. Cícero Alisson dos Santos

Instituto Federal da Paraíba (IFPB)

Examinador

Documento assinado eletronicamente por:

- **Edgard Luiz Lopes Fabricio**, PROFESSOR ENS BASICO TECN TECNOLOGICO, em 07/08/2026 11:33:02.
- **Cicero Alisson dos Santos**, PROFESSOR ENS BASICO TECN TECNOLOGICO, em 07/08/2026 14:22:38.
- **Alvaro de Medeiros Maciel**, PROFESSOR ENS BASICO TECN TECNOLOGICO, em 07/08/2026 14:39:13.

Este documento foi emitido pelo SUAP em 07/08/2026. Para comprovar sua autenticidade, faça a leitura do QRCode ao lado ou acesse <https://suap.ifpb.edu.br/autenticar-documento/> e forneça os dados abaixo:

Código 918661
Verificador: c5f65e1069
Código de Autenticação:



AGRADECIMENTOS

Antes de tudo gostaria de agradecer a Deus e ao seu Filho Amado, Cristo Jesus, que me sustentou nessa caminhada a qual concluo e que tem me sustentado nas fases da vida, nas fases boas, nas lutas e nas adversidades da vida. A Ele somente seja a Glória e o Eterno Louvor.

Grato a meu pai, Jailson Santos de Holanda, a minha mãe, Milene Kaline Ferreira de Holanda e ao meu irmão, José Vinicius Ferreira de Holanda, que em conjunto me motivaram nessa caminhada e estavam presente do início, a entrada até a finalização desta etapa, sou feliz e grato em ter vocês como família, gratidão pelo apoio e o companherismo. Que o Senhor Deus em Cristo Jesus, continue a abençoar a vida de cada um de vocês.

Agradeço ao corpo de Cristo, a Igreja a qual faço parte e que tenho imensa alegria em partilhar com os irmãos em alegria, a PIBby (Primeira Igreja Batista em Bayeux).

Gostaria de deixar minha gratidão aos colegas e amigos de curso, que durante ao decorrer desta caminhada partilhamos conhecimentos, lutas, dias de estudos e alegrias, vocês vão longe! Lucas Medeiros Carneiro Costa, Mykaella Chaves Chianca e Vinicius Silva Simão.

Gratidão a equipe do laboratório LACA (Laboratório de Acionamentos, Controle e Automação) a qual tenho imensa satisfação em fazer parte e aos professores Edgard Luiz, Cicero Alisson, Alvaro Maciel, Ítalo e Emerson, que contribuíram direta e indiretamente para minha formação acadêmica e profissional.

*“Se eu encontro em mim um desejo que nenhuma experiência desse mundo possa
satisfazer, a explicação mais provável é que eu fui feito para um outro mundo.”*
(C. S. Lewis)

RESUMO

Os conversores estáticos de potência desempenham papel fundamental na conexão de fontes de energia à rede elétrica, atuando como interface de processamento entre a fonte e o sistema elétrico. Para que essa conexão ocorra com qualidade, a corrente drenada deve apresentar forma de onda senoidal e em fase com a tensão, condição associada a elevado fator de potência e baixa distorção harmônica total, conforme estabelecido por normas como a IEC 61000-3-2, a IEEE Std 519 e o Módulo 8 do PRODIST. Nesse contexto, o conversor boost operando como corretor ativo de fator de potência (PFC, Power Factor Correction) proporciona essa conexão com adequada qualidade da forma de onda. Este trabalho apresenta o projeto do controle de um conversor boost PFC aplicado ao carregamento de um banco de baterias de 108 V, com potência de 150 W, faixa de tensão de entrada de 30 V a 60 V e frequência de chaveamento de 18 kHz. O indutor e o capacitor de saída foram dimensionados a partir dos critérios de ondulação de corrente e de tensão, resultando nos valores comerciais de 1,5 mH e 3700 μ F. Adotou-se uma estratégia de controle em cascata, composta por uma malha interna de corrente e uma malha externa de tensão, projetadas no domínio da frequência por meio da análise do ganho de malha (loop gain) no software QSPICE. A malha interna foi projetada com frequência de cruzamento de 3 kHz e a malha externa com 30 Hz, esta inferior à ondulação de 120 Hz do barramento de saída, ambas com margem de fase de 60° imposta pelo método do fator k, o que conduziu a controladores do Tipo II. Em seguida, os controladores foram discretizados pelo método de Tustin (transformação bilinear), originando estruturas de dois polos e dois zeros descritas por equações a diferenças com amostragem de 18 kHz, sincronizada ao modulador PWM, visando à futura implementação em microcontrolador. As simulações de potência, incluindo o carregamento da bateria no software PLECS, demonstraram corrente de entrada senoidal e em fase com a tensão da rede, regulação da tensão de saída em 108 V com ondulação dentro do critério de 1%, validando a metodologia de projeto proposta.

Palavras-chave: Controle. Conversor Boost. PFC. Qualidade de Energia. Controle Digital.

ABSTRACT

Static power converters play a fundamental role in the connection of energy sources to the electrical grid, acting as a processing interface between the source and the power system. For this connection to take place with quality, the current drawn from the grid must present a sinusoidal waveform in phase with the voltage, a condition associated with a high power factor and low total harmonic distortion, as established by standards such as IEC 61000-3-2, IEEE Std 519 and Module 8 of PRODIST. In this context, the boost converter operating as an active power factor corrector (PFC, Power Factor Correction) provides this connection with adequate waveform quality. This work presents the control design of a boost PFC converter applied to the charging of a 108 V battery bank, with a rated power of 150 W, an input voltage range from 30 V to 60 V and a switching frequency of 18 kHz. The inductor and the output capacitor were sized from the current and voltage ripple criteria, resulting in the commercial values of 1.5 mH and 3700 μ F. A cascade control strategy was adopted, composed of an inner current loop and an outer voltage loop, both designed in the frequency domain by means of loop gain analysis carried out in the QSPICE software. The inner loop was designed with a crossover frequency of 3 kHz and the outer loop with 30 Hz, the latter below the 120 Hz ripple present in the output bus, both with a 60° phase margin imposed by the k-factor method, which led to Type II controllers. The controllers were then discretized by Tustin's method (bilinear transformation), yielding two-pole two-zero structures described by difference equations with an 18 kHz sampling rate synchronized to the PWM modulator, aiming at a future microcontroller implementation. The power simulations, including the battery charging carried out in the PLECS software, demonstrated a sinusoidal input current in phase with the grid voltage and output voltage regulation at 108 V with ripple within the 1% criterion, validating the proposed design methodology.

Keywords: Control. Boost Converter. PFC. Power Quality. Digital Control.

LISTA DE FIGURAS

Figura 1 – Retificador de Onda Completa em Ponte	20
Figura 2 – Representação Simplificada de um Conversor CC-CC	22
Figura 3 – Representação Simplificada do Conversor Buck	23
Figura 4 – Representação do Conversor Buck-Boost	24
Figura 5 – Representação do Conversor Boost	25
Figura 6 – Controlador Tipo II	31
Figura 7 – Exemplo da Função .param do Qspice	34
Figura 8 – Bloco Fonte Qspice	35
Figura 9 – Blocos Scope e Transfer Function Utilizados no PLECS	36
Figura 10 – Diagrama do Conversor <i>Boost</i> com a Malha Interna de Controle	42
Figura 11 – Diagrama em Bloco de Controle da Malha Interna de Corrente	42
Figura 12 – <i>Loop Gain</i> da Malha Interna de Corrente	44
Figura 13 – Seleção do Ponto de Corte da Malha Interna em 3 kHz	45
Figura 14 – <i>Loop Gain</i> da Malha Interna de Corrente com o Controlador	47
Figura 15 – Inserção do PFC na Malha Interna do Sistema	48
Figura 16 – Diagrama do Conversor <i>Boost</i> com a Malha Interna e Externa de Controle	49
Figura 17 – Diagrama em Bloco de Controle da Malha Externa em Cascata com a Malha Interna	49
Figura 18 – Simplificação da Visual do Diagrama de Controle em Cascata	51
Figura 19 – <i>Loop Gain</i> Malha Externa de Tensão sem o Controlador	51
Figura 20 – Seleção do Ponto de Corte da Malha Externa	52
Figura 21 – <i>Loop Gain</i> Malha Externa de Tensão com o Controlador	53
Figura 22 – Esquemático de simulação no PLECS com os controladores no domínio <i>s</i> : circuito de potência e diagrama de comando	58
Figura 23 – Parâmetros dos Controladores de Tensão e de Corrente em <i>s</i> e de Ini- cialização do PLECs	59
Figura 24 – Esquemático de simulação no PLECS com os controladores no domínio <i>z</i> : circuito de potência e diagrama de comando	59
Figura 25 – Parâmetros dos Controladores de Tensão e de Corrente em <i>z</i> e de Ini- cialização do PLECs	60
Figura 26 – Resultado do Ponto de Corte com o Controlador na Malha Interna . .	61
Figura 27 – Resultado Simulação com a Malha Interna e com o PFC: Corrente na Rede Elétrica	62
Figura 28 – Resultado do Ponto de Corte com o Controlador na Malha Externa . .	63
Figura 29 – Resultado da Simulação de Potência com o Controlador em Cascata com a Malha Interna e Externa	64

Figura 30 – Simulação do Conversor no Processo de Carregamento de uma Bateria:	
Tensão e Corrente na Rede Elétrica - Controlador no domínio s	65
Figura 31 – Simulação do Conversor no Processo de Carregamento de uma Bateria:	
Corrente no Indutor - Controlador no domínio s	66
Figura 32 – Simulação do Conversor no Processo de Carregamento de uma Bateria:	
Rede Elétrica e Corrente no Indutor	67
Figura 33 – Simulação do Conversor no Processo de Carregamento de uma Bateria:	
Corrente na Rede Elétrica - Controlador no domínio z	68
Figura 34 – Simulação do Conversor no Processo de Carregamento de uma Bateria:	
Corrente no Indutor - Controlador no domínio z	68
Figura 35 – Simulação do Conversor no Processo de Carregamento de uma Bateria:	
Rede Elétrica e Corrente no Indutor - Controladores no domínio z . . .	69
Figura 36 – Controlador de Corrente 800Hz	70
Figura 37 – Controlador de Corrente 1kHz	71
Figura 38 – Controlador de Corrente 1,5kHz	71
Figura 39 – Controlador de Corrente 2kHz	72
Figura 40 – Controlador de Corrente 2,5kHz	73
Figura 41 – Controlador de Corrente 3kHz	73

LISTA DE TABELAS

Tabela 1 – Dados de Projeto Adotados Para o Conversor <i>Boost</i> com PFC.	39
Tabela 2 – Valores dos componentes passivos.	41
Tabela 3 – Parâmetros da Malha Interna.	44
Tabela 4 – Informações do ponto de cruzamento da malha de corrente.	45
Tabela 5 – Parâmetros do controlador da malha de corrente.	47
Tabela 6 – Parâmetros da Malha Interna e Externa de Controle.	50
Tabela 7 – Informações do ponto de cruzamento da malha de tensão.	52
Tabela 8 – Parâmetros do controlador da malha de tensão.	53
Tabela 9 – Distorção Harmônica Total da Corrente (THDi) e amplitudes RMS da componente fundamental e das principais componentes harmônicas para diferentes frequências de corte da malha de corrente.	74
Tabela 10 – Limites de emissão de correntes harmônicas para equipamentos da Classe A da norma IEC 61000-3-2.	76

SUMÁRIO

1	INTRODUÇÃO	14
1.1	CONTEXTO	15
1.2	SÍNTESE DO PROBLEMA	16
1.3	TRABALHOS RELACIONADOS	16
1.4	OBJETIVOS	18
1.4.1	Objetivo geral	18
1.4.2	Objetivos específicos	18
1.5	ORGANIZAÇÃO DO TRABALHO	18
2	FUNDAMENTAÇÃO TEÓRICA	19
2.1	PONTE RETIFICADORA NÃO CONTROLADA	19
2.2	CONVERSORES CC	21
2.2.1	Conversores Base	22
2.2.2	Conversor Boost	25
2.2.3	Planta do Conversor Boost	25
2.3	CONTROLE CASCATA	28
2.4	CONTROLADOR TIPO II	30
2.5	MÉTODO DE DISCRETIZAÇÃO TUSTIN	32
2.6	SOFTWARE QSPICE	34
2.7	SOFTWARE PLECS	36
3	METODOLOGIA	38
3.1	PARÂMETROS DO PROJETO	38
3.2	DIMENSIONAMENTO DO INDUTOR E DO CAPACITOR	39
3.2.1	Indutor <i>Boost</i>	39
3.2.2	Capacitor de Saída	40
3.3	CONTROLE CASCATA DO CONVERSOR BOOST COM PFC	41
3.3.1	Dimensionamento da Malha Interna	41
3.3.1.1	Equacionamento dos Parâmetros da Malha Interna	42
3.3.1.2	Frequência de Corte da Malha Interna e Determinação do Controlador	44
3.3.2	Inserção do PFC	47
3.3.3	Dimensionamento da Malha Externa	48

3.3.3.1	Equacionamento dos Parâmetros da Malha Externa	49
3.3.3.2	Frequência de Corte da Malha Externa e Determinação do Controlador	51
3.4	DISCRETIZAÇÃO DO CONTROLADOR	54
3.4.1	Desenvolvimento Algébrico	54
3.5	ESQUEMÁTICOS DE SIMULAÇÃO PLECS	57
4	RESULTADOS	61
4.1	MALHA INTERNA DE CORRENTE	61
4.2	MALHA EXTERNA DE TENSÃO	62
4.3	CARREGAMENTO DE UMA BATERIA	64
4.4	INFLUÊNCIA DA FREQUÊNCIA DE CORTE NA PASSAGEM POR ZERO	69
5	CONCLUSÃO	77
	REFERÊNCIAS	80

1 INTRODUÇÃO

Com o crescimento dos sistemas eletroeletrônicos de potência, a conversão CA-CC tornou-se uma etapa presente em grande parte dos equipamentos conectados à rede elétrica. Na sua forma mais simples e difundida, essa etapa é realizada por um retificador não controlado, composto por uma ponte a diodos seguida de um capacitor de filtro. Essa estrutura comporta-se como uma carga não linear, como os diodos conduzem apenas quando a tensão da rede supera a tensão do capacitor de barramento, a corrente é drenada em pulsos estreitos, concentrados nos picos da senoide, resultando em correntes de entrada distorcidas e não senoidais (Singh *et al.*, 2003).

Uma carga é considerada não linear quando a sua impedância varia ao longo do tempo em função da evolução temporal da tensão CA aplicada, fazendo com que a corrente drenada seja não senoidal mesmo quando a carga é conectada a uma fonte de tensão senoidal (Shah, 2024), comportamento característico dos retificadores não controlados. As distorções geradas por essas cargas contribuem diretamente para a degradação do fator de potência e para o aumento da distorção harmônica total (THD, *Total Harmonic Distortion*), fenômenos que podem provocar perdas e aquecimento em equipamentos (Chavez; Houdek, 2007).

Em razão desses impactos, órgãos normativos estabeleceram limites para a injeção de harmônicos e para o fator de potência. No âmbito internacional, a norma IEC 61000-3-2 fixa limites para as emissões de correntes harmônicas de equipamentos com corrente de entrada de até 16 A por fase (International Electrotechnical Commission (IEC), 2018), enquanto a norma IEEE Std 519 define responsabilidades e limites para o controle de harmônicos no ponto de acoplamento comum (PAC) (Institute of Electrical and Electronics Engineers (IEEE), 2022). No Brasil, o Módulo 8 do PRODIST, da Agência Nacional de Energia Elétrica (ANEEL), regulamenta os indicadores e valores de referência da qualidade da energia, incluindo a distorção harmônica de tensão no PAC e o fator de potência (Agência Nacional de Energia Elétrica (ANEEL), 2021). Esse arcabouço normativo reforça a necessidade de técnicas que condicionem a corrente drenada da rede.

Nesse contexto, técnicas de correção do fator de potência (*Power Factor Correction*, PFC) tornam-se fundamentais. Diferentemente do retificador não controlado, os retificadores controlados e os conversores operando como PFC atuam de modo a emular, do ponto de vista da rede, uma carga linear, a corrente de entrada é ativamente moldada para se tornar senoidal e em fase com a tensão, reduzindo significativamente o conteúdo harmônico e melhorando o fator de potência (Powniker; Shelar, 2016) e (Figueiredo; Tofoli; Silva, 2010).

Dentre as diversas topologias empregadas para esse fim, destaca-se o conversor *boost* operando como PFC ativo, amplamente utilizado devido à sua estrutura simples, à presença de apenas uma chave semicondutora ativa e à baixa ondulação da corrente de

entrada (Li; Ruan, 2004).

A relevância dessa abordagem é ampliada pela expansão do mercado de carregamento de baterias. O avanço da mobilidade elétrica, dos sistemas estacionários de armazenamento de energia e das aplicações alimentadas por baterias, de dispositivos portáteis a sistemas de alimentação ininterrupta, tem impulsionado a demanda por carregadores conectados à rede (Praneeth; Patnaik; Williamson, 2018). Tais carregadores são tipicamente estruturados em um estágio de entrada CA-CC seguido de um estágio CC-CC, e a etapa de correção do fator de potência é essencial para que a corrente drenada atenda aos limites normativos. Nesse cenário, o conversor *boost* operando como PFC destaca-se como solução amplamente adotada no estágio de entrada desses carregadores (Pandey; Singh, 2018).

Neste trabalho, será implementada uma topologia de conversor *boost* PFC, aplicada ao carregamento de baterias, visando não apenas a regulação adequada das grandezas elétricas envolvidas, mas também a mitigação dos impactos causados na rede elétrica.

1.1 CONTEXTO

A ampla disseminação de dispositivos eletrônicos e a expansão de cargas que operam internamente em corrente contínua, como equipamentos portáteis, sistemas de telecomunicações, iluminação em LED, veículos elétricos e sistemas de armazenamento associados a fontes renováveis, tornaram a conversão CA-CC uma etapa presente em grande parte dos equipamentos conectados à rede elétrica (Singh *et al.*, 2003). Nesse cenário, os sistemas de carregamento de baterias ganharam destaque, impulsionados pelo avanço da mobilidade elétrica (Yilmaz; Krein, 2013) e dos sistemas estacionários de armazenamento de energia, cada vez mais empregados na integração de fontes renováveis e em microrredes (Stecca *et al.*, 2020).

Um carregador conectado à rede requer, portanto, uma etapa de conversão CA-CC. Na abordagem mais simples, essa etapa se resume a uma ponte retificadora seguida de um capacitor de barramento, configuração que constitui uma carga não linear, a corrente de entrada é drenada em pulsos estreitos, concentrados nos picos da tensão, o que resulta em baixo fator de potência e elevado conteúdo harmônico. A inserção de um estágio de correção ativa do fator de potência, usualmente baseado em um conversor *boost*, remodela a corrente de entrada de forma a torná-la aproximadamente senoidal e em fase com a tensão da rede, o conjunto passa a se comportar, visto da rede, como uma carga linear, elevando significativamente o fator de potência (Li; Ruan, 2004). É justamente essa a arquitetura adotada neste trabalho, uma ponte retificadora não controlada na entrada e um conversor *boost* que, além de operar como PFC ativo, regula a tensão de saída destinada ao carregamento do banco de baterias.

1.2 SÍNTESE DO PROBLEMA

O carregador de baterias abordado neste trabalho obtém energia diretamente da rede elétrica por meio de uma ponte retificadora não controlada. Caso o estágio de conversão se restringisse a esse retificador seguido de um capacitor de filtro, o sistema se comportaria como uma carga não linear, a corrente drenada seria fortemente distorcida, concentrada em pulsos estreitos em torno dos picos da tensão, degradando o fator de potência e injetando harmônicos na rede (Singh *et al.*, 2003).

Diante desse cenário, o problema central deste trabalho consiste em projetar, dimensionar e validar um sistema de controle para um conversor *boost* operando como PFC ativo que assegure, simultaneamente, a regulação adequada para o carregamento de baterias e a correção efetiva do fator de potência, fazendo com que o conjunto se comporte, perante a rede, como uma carga de comportamento linear, de forma passível de ser embarcada em uma plataforma digital. Para isso, adota-se uma estratégia de controle em cascata, estrutura amplamente empregada no controle de conversores PWM, na qual a malha externa de tensão fornece a amplitude da referência de corrente e a malha interna, mais rápida, impõe a corrente drenada da rede (Carvalho Júnior, 2000). Primeiramente, projeta-se e valida-se a malha interna de corrente, em seguida, implementa-se a correção do fator de potência a partir da leitura da tensão da rede, que molda a referência de corrente e, por fim, projeta-se a malha externa de tensão. Os controladores resultantes são discretizados pelo método de Tustin para uma futura implementação digital.

1.3 TRABALHOS RELACIONADOS

O conversor *boost* operando em condução contínua como corretor ativo de fator de potência permanece a solução de referência para o estágio de entrada de carregadores conectados à rede, e a produção científica recente sobre o tema organiza-se, essencialmente, em duas frentes: o aprimoramento das estratégias de controle e a evolução da topologia e dos dispositivos semicondutores empregados. A seguir, são apresentados trabalhos recentes representativos de cada uma dessas frentes, com ênfase na metodologia adotada por seus autores.

No que se refere ao controle, Israr, Samuel e Chauhan (2025) propõem um controlador para um conversor *boost* PFC destinado ao carregamento de veículos elétricos leves. Os autores partem do controle por corrente média convencional e identificam duas limitações que lhe são inerentes: a banda reduzida da malha externa de tensão, imposta pela necessidade de filtrar a ondulação de dupla frequência da rede presente no barramento CC, e a resposta lenta do controlador de corrente nas vizinhanças da passagem por zero, responsável pela distorção conhecida como *zero-crossing distortion*. Como alternativa, propõem gerar a referência de corrente a partir da equação de balanço de potência,

utilizando a tensão da rede e a potência de saída, em vez de obtê-la exclusivamente da malha lenta de tensão, e incorporam um controlador otimizado por enxame de partículas à estrutura de duas malhas. A validação é conduzida por simulação e por um protótipo de 500 W operado em plataforma de prototipagem rápida. Cabe observar que as duas limitações apontadas pelos autores são exatamente as restrições que orientaram o projeto desenvolvido neste trabalho, discutidas no Capítulo 3 e no Capítulo 4.

Sob a ótica do procedimento de projeto, Tian (2024) apresentam a modelagem e o dimensionamento de um conversor *boost* PFC intercalado operando em condução contínua. O trabalho analisa as etapas de operação da topologia, deduz o modelo de pequenos sinais da estrutura de duas fases, verifica o projeto em ambiente de simulação e, por fim, avalia um protótipo de 1,6 kW. A sequência adotada, que parte do modelo médio, dele extrai as funções de transferência, projeta os compensadores e valida o resultado por simulação antes da montagem experimental, é a mesma rota metodológica seguida na presente monografia, o que evidencia a permanência desse procedimento como prática consolidada na área.

Na frente topológica, observa-se o esforço para eliminar as perdas de condução associadas à ponte retificadora de entrada e para elevar a densidade de potência mediante o emprego de semicondutores de banda larga. Cheng *et al.* (2025) avaliam um conversor *boost* PFC bidirecional, sem ponte, com três braços intercalados em configuração *totem-pole*, de 6,6 kW, destinado ao estágio de entrada de carregadores embarcados de veículos elétricos, com módulos de MOSFET de carbetto de silício, concentrando a análise no comportamento dinâmico durante os transitórios de comutação, nas perdas e no rendimento. Na mesma direção, Ishraq e Mallik (2024) projetam um retificador PFC *totem-pole* multinível de quatro níveis com capacitor flutuante e dispositivos de nitreto de gálio, de 2,5 kW, no qual a análise de interferência eletromagnética e a otimização volumétrica dos elementos passivos do lado da rede conduzem a rendimento de pico superior a 99%.

Da leitura conjunta desses trabalhos, extraem-se duas observações que delimitam a contribuição da presente monografia. A primeira é que, mesmo nas propostas mais recentes, a estrutura de controle em cascata, com malha interna de corrente rápida e malha externa de tensão lenta, permanece como base sobre a qual as melhorias são construídas, o que justifica o seu estudo detalhado. A segunda é que, nesses trabalhos, o projeto dos compensadores figura como etapa intermediária: os parâmetros resultantes são informados, mas o procedimento que a eles conduz é apresentado de forma sintética, uma vez que o foco recai sobre a contribuição proposta, seja ela uma nova lei de controle ou uma nova topologia. Este trabalho posiciona-se, portanto, de maneira complementar. Em vez de propor uma nova topologia, adota-se a estrutura clássica composta por ponte retificadora não controlada e conversor *boost*, em potência compatível com a bancada disponível, e detalha-se de forma reproduzível todo o percurso de projeto: o dimensionamento dos elementos passivos, a seleção das frequências de cruzamento a partir da análise do ganho

de malha, a determinação dos controladores pelo método do fator k e a discretização pelo método de Tustin, com vistas à implementação em microcontrolador.

1.4 OBJETIVOS

1.4.1 Objetivo geral

Desenvolver o controle de um conversor boost com PFC para carregamento de baterias.

1.4.2 Objetivos específicos

- Realizar o dimensionamento da malha interna de corrente.
- Aplicar o PFC no sistema para correção do fator de potência.
- Realizar o dimensionamento da malha externa de tensão.
- Discretizar os controladores, com a finalidade de implementações futuras em um microcontrolador.

1.5 ORGANIZAÇÃO DO TRABALHO

O presente documento está organizado em capítulos que refletem a evolução do raciocínio de forma lógica. Além desta Introdução, o trabalho está organizado da seguinte forma: A Fundamentação Teórica apresenta os conceitos e as ferramentas utilizadas, bem como o equacionamento dos parâmetros utilizados na metodologia do controle e na discretização do sistema. A Metodologia descreve o desenvolvimento do projeto de controle passo a passo, com a finalidade de oferecer reprodutibilidade, apresentando diagrama em blocos e as equações utilizadas. Por fim, os capítulos finais apresentam os resultados obtidos no cenário estudado e discutem limitações e possibilidades de evolução, encerrando com as conclusões.


2 FUNDAMENTAÇÃO TEÓRICA

Este capítulo reúne os conceitos e as ferramentas que fundamentam o desenvolvimento do trabalho. Inicialmente, é apresentada a ponte retificadora não controlada, responsável pelo estágio de conversão CA–CC do sistema. Em seguida, são apresentados os conversores CC–CC básicos não isolados: *Buck*, *Boost* e *Buck-Boost*, com ênfase no conversor *Boost*, adotado como estágio de potência. Na sequência, é apresentada a estratégia de controle adotada, o controle em cascata, a modelagem da planta, o método de discretização de Tustin e, por fim, as plataformas de simulação empregadas.

2.1 PONTE RETIFICADORA NÃO CONTROLADA

O carregador abordado neste trabalho obtém energia da rede elétrica em corrente alternada, ao passo que o banco de baterias exige corrente contínua. Faz-se necessário, portanto, um estágio de conversão CA–CC anteceder o conversor CC–CC. A solução mais difundida para essa função é o retificador não controlado, construído exclusivamente com diodos, cuja principal característica é a ausência de sinal de comando: a condução de cada dispositivo é determinada unicamente pela polaridade da tensão aplicada aos seus terminais. Trata-se, por essa razão, de uma estrutura simples, robusta e de baixo custo, largamente empregada sempre que a entrada do equipamento é uma fonte CA (Rashid, 2014).

Entre as configurações de onda completa, duas são clássicas: a que emprega um transformador com derivação central e dois diodos, e a que emprega quatro diodos dispostos em ponte. Nesta última, apresentada na Figura 1, os diodos D_1 e D_2 conduzem durante o semiciclo positivo da tensão de entrada, enquanto D_3 e D_4 conduzem durante o semiciclo negativo, de modo que a tensão sobre a carga é sempre positiva. A ponte dispensa o transformador com derivação central, submete cada diodo a uma tensão reversa máxima igual ao valor de pico da tensão de entrada, e não à metade dela, e é adequada a aplicações que se estendem até a 100 kW, faixa na qual se enquadra o conversor projetado (Rashid, 2014). Por essas razões, essa é a topologia adotada no estágio de entrada deste trabalho.

Figura 1 – Retificador de Onda Completa em Ponte

Fonte: Rashid (2014).

Considerando uma tensão de entrada senoidal de valor de pico V_m e uma carga puramente resistiva, o valor médio da tensão retificada é obtido pela integração da senoide ao longo de meio período, conforme a Equação 1 (Rashid, 2014):

$$V_{CC} = \frac{2}{T} \int_0^{T/2} V_m \sin(\omega t) dt = \frac{2V_m}{\pi} \approx 0,6366 V_m, \quad (1)$$

em que:

- V_{CC} : valor médio da tensão retificada, em volts (V);
- V_m : valor de pico da tensão de entrada, em volts (V);
- T : período da tensão de alimentação, em segundos (s);
- ω : frequência angular da rede, em rad/s.

O valor eficaz da mesma forma de onda é $V_{rms} = V_m/\sqrt{2} \approx 0,707 V_m$, o que conduz a um fator de forma de 1,11 e a um fator de ondulação de aproximadamente 48,2% (Rashid, 2014). Esses números evidenciam que a saída da ponte, embora unidirecional, está longe de ser uma tensão contínua: trata-se de uma senoide retificada, que percorre toda a excursão entre zero e V_m a cada semiciclo. É justamente essa forma de onda que alimenta o indutor do conversor *boost* neste trabalho, uma vez que não há capacitor de filtro imediatamente após a ponte.

O conteúdo espectral dessa tensão pode ser obtido pela expansão em série de Fourier, resultando na Equação 2 (Rashid, 2014):

$$v_o(t) = \frac{2V_m}{\pi} - \frac{4V_m}{3\pi} \cos(2\omega t) - \frac{4V_m}{15\pi} \cos(4\omega t) - \frac{4V_m}{35\pi} \cos(6\omega t) - \dots \quad (2)$$

A Equação 2 mostra que a saída de um retificador de onda completa contém apenas harmônicas pares da frequência da rede, sendo dominante a de segunda ordem, em $2f = 120$ Hz para uma rede de 60 Hz (Rashid, 2014). Sob outro ponto de vista, a mesma componente decorre da natureza monofásica da conversão, a potência instantânea drenada de uma rede senoidal oscila com o dobro da frequência fundamental. Essa característica é determinante para o projeto de controle desenvolvido neste trabalho, pois a ondulação de 120 Hz presente no barramento CC é a razão pela qual a malha externa de tensão precisa ser intencionalmente lenta, conforme discutido na Seção 2.3.

A forma mais simples de aproximar a saída de uma tensão contínua consiste em associar um capacitor em paralelo com a carga. Nessa configuração, os diodos permanecem diretamente polarizados apenas enquanto a tensão instantânea da rede for superior à tensão do capacitor, ou seja, durante um intervalo estreito em torno do pico de cada semiciclo, no restante do período, o capacitor supre a carga isoladamente (Rashid, 2014).

Há, ainda, uma segunda característica da ponte a diodos que se manifesta na aplicação em questão. Por ser constituída por dispositivos com queda de tensão direta não nula, a ponte só entra em condução quando o valor instantâneo da tensão da rede supera a soma das quedas dos dois diodos ativos em cada semiciclo. Nas proximidades das passagens por zero, essa condição não é satisfeita, o que dá origem a um pequeno intervalo de não condução, analisado na Seção 4.4.

A alternativa adotada neste trabalho preserva a simplicidade da ponte não controlada, mas substitui o filtro capacitivo posicionado diretamente em sua saída por um estágio CC-CC ativo. Nesse arranjo, ilustrado na Figura 16, um conversor *boost* é conectado à saída da ponte e tem a sua corrente de entrada controlada de modo a acompanhar a forma de onda da tensão retificada, o que torna a corrente drenada da rede aproximadamente senoidal e em fase com a tensão, elevando o fator de potência para valores próximos da unidade (Rashid, 2014). A ponte retificadora define, portanto, a interface com a rede, enquanto o conversor *boost* é o elemento responsável tanto pela conformação da corrente quanto pela regulação da tensão destinada às baterias. Compreendido o estágio de entrada, a seção seguinte apresenta os conversores CC-CC básicos, dos quais deriva o conversor *boost* empregado neste trabalho.

2.2 CONVERSORES CC

Os conversores CC-CC, também denominados conversores estáticos, são dispositivos eletrônicos que realizam a transferência e o controle do fluxo de energia elétrica entre duas fontes de tensão contínua. Segundo (Martins; Barbi, 2006), um conversor CC-CC

pode ser concebido como um sistema formado por semicondutores de potência operando como interruptores, em conjunto com elementos passivos, normalmente indutores e capacitores, cuja função é controlar o fluxo de energia elétrica da fonte de entrada E para a fonte de saída E_0 .

Figura 2 – Representação Simplificada de um Conversor CC-CC



Fonte: Elaborado pelo autor com auxílio da ferramenta Draw.io

A variável de controle fundamental desses conversores é a razão cíclica D , definida como a relação entre o tempo de condução da chave e o período de chaveamento. O ganho estático G de um conversor CC-CC é definido pela relação entre a tensão de saída e a tensão de entrada, conforme a Equação 3 (Martins; Barbi, 2006):

$$G = \frac{E_0}{E} \quad (3)$$


2.2.1 Conversores Base

Embora a literatura apresente uma grande variedade de conversores CC-CC, todos podem ser compreendidos a partir de um conjunto básico de topologias das quais as demais são derivadas (Tymerski; Vorpérian, 1988). Esse conjunto fundamental é constituído por três conversores, *buck*, *boost* e *buck-boost*, propostos em meados da década de 1960 e dos quais centenas de outras topologias foram posteriormente obtidas (Liu; Lee, 1988). A partir dessas topologias básicas derivam-se, por exemplo, suas versões isoladas, como o conversor *forward* (derivado do *buck*) e o *flyback* (derivado do *buck-boost*) (Liu; Lee, 1988), além disso, a própria classe dos conversores básicos organiza-se em famílias geradas a partir de células de conversão, das quais se obtêm também as topologias de quarta ordem, como os conversores Čuk, SEPIC e Zeta (Tymerski; Vorpérian, 1988). Por essa razão, a compreensão dos conversores base é o ponto de partida para o estudo do conversor adotado neste trabalho, o conversor boost.

O conversor CC-CC abaixador de tensão, também conhecido como conversor *Buck*, produz um valor médio de tensão na saída inferior ao valor médio da tensão de entrada. Em contrapartida, a corrente média de saída é maior do que a corrente média de entrada,

comportamento que é consequência do princípio da conservação de energia. Conceitualmente, esse conversor possibilita uma variação contínua da tensão média na carga desde zero até o valor da tensão de alimentação (Martins; Barbi, 2006).

Figura 3 – Representação Simplificada do Conversor Buck



Fonte: Elaborado pelo autor com auxílio da ferramenta Draw.io

Sua operação divide-se em duas etapas: na primeira, com a chave conduzindo, a fonte fornece energia simultaneamente à carga e ao indutor; na segunda, com a chave bloqueada, o diodo de roda livre conduz e o indutor transfere à carga a energia previamente armazenada (Rashid, 2014). O ganho estático do conversor Buck é expresso pela Equação 4:

$$G_{Buck} = D \quad (4)$$

Em que D é a razão cíclica, com $0 \leq D \leq 1$. Por apresentar uma relação linear entre a tensão de entrada e a tensão de saída, o conversor Buck é o mais simples de ser controlado com o emprego das técnicas clássicas de controle (Martins; Barbi, 2006).

A partir do ganho estático expresso na Equação 4, é possível isolar a razão cíclica em função das tensões de entrada e saída, obtendo-se a Equação 5:

$$D = \frac{E_o}{E} \quad (5)$$


em que:

- D : razão cíclica, adimensional, com $0 \leq D \leq 1$;
- E_o : tensão média de saída do conversor, em volts (V);
- E : tensão de entrada do conversor, em volts (V).

A Equação 5 revela que, no conversor Buck, a razão cíclica corresponde diretamente à fração da tensão de saída em relação à tensão de entrada. Como $E_o < E$ por definição, tem-se sempre $D < 1$, e o controle da tensão de saída é realizado de forma linear por meio do ajuste de D .

O conversor CC-CC Buck-Boost é utilizado para controlar o fluxo de energia entre uma fonte de tensão contínua e uma carga com características de fonte de tensão. A transferência de energia de forma direta entre duas fontes de mesma natureza é uma impossibilidade, para tanto, faz-se necessário o uso de um componente armazenador de energia que se comporte como fonte de corrente durante a transferência. O indutor é o componente natural que apresenta essa característica: na primeira etapa de operação, a energia proveniente da fonte é acumulada no indutor, e na etapa seguinte essa energia é transferida à carga (Martins; Barbi, 2006).

Figura 4 – Representação do Conversor Buck-Boost



Fonte: Elaborado pelo autor com auxílio da ferramenta Draw.io

O conversor Buck-Boost pode operar tanto como abaixador ($D < 0,5$) quanto como elevador de tensão ($D > 0,5$). É importante salientar que a polaridade da tensão de saída é invertida em relação à tensão de entrada, característica que constitui uma das particularidades desse conversor (Martins; Barbi, 2006). O ganho estático do conversor Buck-Boost é expresso pela Equação 6:

$$G_{Buck-Boost} = \frac{D}{1-D} \quad (6)$$

A partir do ganho estático expresso na Equação 6, isola-se a razão cíclica. Partindo de $\frac{E_o}{E} = \frac{D}{1-D}$, tem-se:

$$E_o \cdot (1 - D) = ED \implies E_o = D(E + E_o) \implies D = \frac{E_o}{E + E_o} \quad (7)$$


A Equação 7 evidencia que a razão cíclica no conversor Buck-Boost é determinada pela relação entre a tensão de saída e a soma das tensões de entrada e saída. Quando $E_o < E$, tem-se $D < 0,5$ e o conversor opera como abaixador de tensão, quando $E_o > E$, tem-se $D > 0,5$ e o conversor opera como elevador. Esse comportamento dual confere ao Buck-Boost uma versatilidade que os conversores Buck e Boost individualmente não possuem.

O terceiro conversor base, o *boost*, ou elevador de tensão, constitui o estágio de potência empregado neste trabalho e, por isso, é analisado em detalhe na seção seguinte.

2.2.2 Conversor Boost

O conversor CC-CC elevador de tensão, também conhecido como conversor *Boost*, caracteriza-se por produzir uma tensão média de saída superior à tensão de entrada, sendo que a tensão mínima de saída é, teoricamente, igual à própria tensão de alimentação. A quantidade de componentes empregada na estrutura do conversor Boost é basicamente a mesma do conversor Buck, contudo, esses componentes são rearranjados de forma a obter uma nova topologia, onde obrigatoriamente uma indutância L é colocada em série com a fonte de alimentação E , fazendo com que esta apresente um comportamento de fonte de corrente (Martins; Barbi, 2006).

Figura 5 – Representação do Conversor Boost



Fonte: Elaborado pelo autor com auxílio da ferramenta Draw.io

O ganho estático do conversor Boost é expresso pela Equação 8:

$$G_{Boost} = \frac{1}{1 - D} \quad (8)$$

Quando D tende à unidade, a tensão de saída tende, teoricamente, a um valor infinito. As principais aplicações do conversor Boost são em fontes de alimentação, retificadores com elevado fator de potência e no acionamento de motores de corrente contínua com frenagem regenerativa (Martins; Barbi, 2006). A partir do ganho estático expresso na Equação 8, isola-se a razão cíclica, obtendo-se a Equação 9:

$$D = 1 - \frac{E}{E_o} = \frac{E_o - E}{E_o} \quad (9)$$

A Equação 9 indica que a razão cíclica no conversor Boost é determinada pela diferença entre a tensão de saída e a tensão de entrada, normalizada pela tensão de saída. Como $E_o > E$ por definição, tem-se sempre $D > 0$. À medida que D se aproxima da unidade, a tensão de saída cresce indefinidamente em termos ideais, razão pela qual o conversor Boost não deve operar com razão cíclica unitária em condições práticas.

2.2.3 Planta do Conversor Boost

O conversor *boost* é um sistema não linear e variante no tempo, em razão da comutação periódica de seus interruptores. Para que as técnicas clássicas de controle

no domínio da frequência possam ser aplicadas, é necessário obter um modelo linear e invariante no tempo que descreva o comportamento dinâmico do conversor em torno de um ponto de operação. O procedimento usual consiste em aplicar a hipótese de pequena ondulação, calcular o valor médio das variáveis de estado ao longo de um período de chaveamento e, em seguida, linearizar as equações resultantes em torno do ponto de operação, obtendo-se o chamado modelo médio de pequenos sinais (Texas Instruments, 2013; Erickson; Maksimović, 2001). Para a malha de corrente do boost, esse procedimento conduz, em uma primeira aproximação, a um sistema de primeira ordem da forma (Texas Instruments, 2013).

$$\frac{i_L(s)}{d(s)} = \frac{V_o}{s L_o + R_L} \quad (10)$$

Neste trabalho, contudo, adota-se o modelo completo de segunda ordem, que incorpora a dinâmica do capacitor de saída, sua resistência série equivalente e a carga, sendo expresso na forma fatorada de polos e zeros (Erickson; Maksimović, 2001; Basso, 2012).

A representação de uma função de transferência por seus polos e zeros é uma ferramenta fundamental para a análise e o projeto de sistemas de controle: os polos são as raízes do denominador da função de transferência, enquanto os zeros são as raízes do numerador (Nise, 2013). A forma fatorada torna explícitas as frequências de canto associadas a cada polo e zero, bem como a ressonância do estágio de potência. O par de polos complexos conjugados é caracterizado por uma frequência natural ω_0 e por um fator de qualidade Q_0 , este último relacionado ao fator de amortecimento ζ , definido por Nise (2013), pela expressão $Q_0 = \frac{1}{2\zeta}$. Essa representação é particularmente conveniente para o projeto dos controladores pelo método da resposta em frequência empregado na metodologia.

Em decorrência da estratégia de controle em cascata adotada, duas funções de transferência são necessárias. A malha interna de corrente é descrita pela função que relaciona a corrente no indutor com a razão cíclica, $G_{id}(s)$, ao passo que a malha externa de tensão é descrita pela função que relaciona a tensão de saída com a corrente no indutor, $G_{vi}(s)$. O produto $G_{vd}(s) = G_{id}(s) G_{vi}(s)$ recupera a função de transferência controle-saída do conversor, sendo essa decomposição amplamente empregada no projeto de conversores com controle por corrente média (Tang; Lee; Ridley, 1993).

A função de transferência $G_{id}(s)$ é expressa na forma fatorada pela Equação 11:

$$G_{id}(s) = G_{i0} \frac{1 + \frac{s}{\omega_{zi}}}{1 + \frac{s}{Q_0 \omega_0} + \left(\frac{s}{\omega_0}\right)^2} \quad (11)$$

em que o ganho em regime permanente G_{i0} , a frequência do zero ω_{zi} , a frequência natural ω_0 e o fator de qualidade Q_0 são dados, respectivamente, pelas Equações 12 a 15:

$$G_{i0} = \frac{V_o}{R_o(1-D)D + R_L} \quad (12)$$

$$\omega_{zi} = \frac{1}{C_o \left(\frac{R_o}{2} + R_C \right)} \quad (13)$$

$$\omega_0 = \sqrt{\frac{R_L + R_o(1-D)^2}{L_o C_o (R_o + R_C)}} \quad (14)$$

$$Q_0 = \frac{\sqrt{L_o C_o (R_o + R_C) [R_L + R_o(1-D)^2]}}{L_o + C_o [R_L (R_o + R_C) + R_o R_C (1-D)^2]} \quad (15)$$

A função $G_{id}(s)$ apresenta, portanto, um zero no semiplano esquerdo em ω_{zi} , decorrente do capacitor de saída e de sua resistência série, e um par de polos complexos conjugados em ω_0 , associado à ressonância entre a indutância L_o e a capacitância C_o do estágio de potência.

A função de transferência $G_{vi}(s)$ é expressa na forma fatorada pela Equação 16:

$$G_{vi}(s) = \frac{G_{v0}}{G_{i0}} \frac{\left(1 + \frac{s}{\omega_{zv1}}\right) \left(1 - \frac{s}{\omega_{zv2}}\right)}{1 + \frac{s}{\omega_{zi}}} \quad (16)$$

em que o ganho G_{v0} , a frequência do zero do ω_{zv1} e a frequência do zero de semiplano direito ω_{zv2} são dados, respectivamente, pelas Equações 17 a 19:

$$G_{v0} = \frac{V_o}{1-D} \frac{R_o(1-D)^2 - R_L}{R_o(1-D)^2 + R_L} \quad (17)$$

$$\omega_{zv1} = \frac{1}{C_o R_C} \quad (18)$$

$$\omega_{zv2} = \frac{R_o(1-D)^2 - R_L}{L_o} \quad (19)$$

A função $G_{vi}(s)$ possui um zero no semiplano esquerdo em ω_{zv1} , associado à resistência série do capacitor de saída, e um polo em ω_{zi} . Destaca-se, sobretudo, o termo $\left(1 - \frac{s}{\omega_{zv2}}\right)$, que corresponde a um *zero no semiplano direito* (*Right-Half-Plane zero*), característica intrínseca do conversor boost operando em condução contínua. Esse zero confere ao sistema um comportamento de fase não mínima e impõe uma limitação fundamental à largura de banda alcançável pela malha de tensão (Erickson; Maksimović, 2001). Por essa razão, no projeto do controle em cascata, a malha externa de tensão é deliberadamente projetada com uma frequência de cruzamento significativamente inferior à da malha interna de corrente, conforme detalhado na metodologia.

Nas Equações 11 a 19, tem-se:

- V_o : tensão média de saída no ponto de operação, em volts (V);
- D : razão cíclica no ponto de operação, adimensional;
- L_o : indutância do conversor boost, em henry (H);
- C_o : capacitância de saída do conversor, em farad (F);
- R_o : resistência de carga, em ohm (Ω);
- R_L : resistência série equivalente do indutor, em ohm (Ω);
- R_C : resistência série equivalente do capacitor de saída, em ohm (Ω);
- ω_0 : frequência natural do par de polos complexos, em rad/s;
- Q_0 : fator de qualidade do par de polos complexos, adimensional.

As funções de transferência $G_{id}(s)$ e $G_{vi}(s)$, avaliadas no pior caso de operação, correspondente à máxima razão cíclica $D = D_{\max}$, obtida na mínima tensão de entrada, constituem a planta utilizada na análise de ganho de malha (*loop gain*) e no projeto dos controladores de corrente e de tensão, apresentados em detalhe no capítulo de Metodologia.

2.3 CONTROLE CASCATA

O controle em cascata é uma estratégia de realimentação organizada em duas ou mais malhas aninhadas, na qual a saída do controlador de uma malha mais externa não atua diretamente sobre a planta, mas define a referência de uma malha mais interna (Nise, 2013). Nesse arranjo, a malha interna regula uma variável de dinâmica rápida, enquanto a malha externa regula uma variável de dinâmica mais lenta, cuja resposta depende da primeira. No presente trabalho, essa estrutura é composta por uma malha interna de corrente, encarregada de regular a corrente no indutor do conversor *boost*, e por uma malha externa de tensão, encarregada de regular a tensão de saída destinada ao carregamento das baterias, a saída do controlador de tensão estabelece a amplitude da referência de corrente, que passa a ser rastreada pela malha interna.

A principal motivação para o emprego dessa arquitetura está na separação das dinâmicas do sistema. Conforme discutido por (Nise, 2013), uma malha secundária (interna) pode ser projetada com especificações próprias de desempenho e operar de maneira mais rápida no interior de uma malha principal (externa), o que isola as dinâmicas rápidas da malha mais lenta, melhora a rejeição a perturbações e permite incorporar proteções, como

a limitação de corrente. Para que esse isolamento seja efetivo, a prática de projeto recomenda que a malha interna seja de cinco a dez vezes mais rápida que a externa (Control Station, 2014).

Em conversores estáticos, essa estratégia corresponde ao controle por corrente média (*average current mode control*), técnica consolidada no projeto de fontes chaveadas (Dixon, 1990; Basso, 2012). Nela, a malha interna impõe o valor médio da corrente no indutor e a malha externa regula a tensão de saída. Além de proporcionar resposta dinâmica mais rápida e proteção intrínseca por limitação de corrente, o fechamento da malha de corrente atenua a ressonância do estágio de potência, de modo que a função de transferência controle-saída vista pela malha de tensão se aproxima de um comportamento de primeira ordem em baixas frequências (Erickson; Maksimović, 2001; Tang; Lee; Ridley, 1993). Essa decomposição é coerente com a modelagem apresentada na Seção 2.2.3, na qual a malha interna emprega a função $G_{id}(s)$ e a malha externa, a função $G_{vi}(s)$.

O uso do controle em cascata é especialmente conveniente para o conversor *boost* operando como PFC. Nesse caso, a malha interna de corrente é a responsável por moldar a corrente drenada da rede, forçando-a a acompanhar a forma de onda da tensão de entrada retificada e, com isso, corrigir o fator de potência (Todd, 1999; Baggio *et al.*, 2002). A referência de corrente é gerada pela multiplicação do sinal proveniente do controlador de tensão pela amostra da tensão da rede retificada, conforme ilustrado na estrutura da Figura 15. Dessa forma, a amplitude da corrente de referência é determinada pela demanda de potência da carga, imposta pela malha externa, enquanto o seu formato é ditado pela tensão da rede, o que resulta em uma corrente de entrada aproximadamente senoidal e em fase com a tensão de alimentação.

A separação de dinâmicas impõe, ainda, uma restrição adicional ao projeto no contexto do PFC. Uma vez que a tensão no barramento de saída apresenta uma ondulação em 120 Hz, correspondente ao dobro da frequência da rede de 60 Hz, a malha externa de tensão deve possuir frequência de cruzamento suficientemente baixa para não regular essa ondulação, caso contrário, a componente de 120 Hz seria transferida à referência de corrente, distorcendo-a e degradando o fator de potência (Baggio *et al.*, 2002). A essa limitação soma-se a restrição fundamental de banda imposta pelo zero no semiplano direito do conversor *boost*, discutida na Seção 2.2.3, que também limita a máxima frequência de cruzamento alcançável pela malha de tensão (Erickson; Maksimović, 2001). Por essas razões, adotou-se, no projeto deste trabalho, a hierarquia de velocidades exigida pela estratégia em cascata: a malha interna de corrente foi projetada com frequência de cruzamento de 3 kHz, ao passo que a malha externa de tensão foi deliberadamente projetada com frequência de cruzamento de 30 Hz, conforme detalhado no Capítulo de Metodologia.

2.4 CONTROLADOR TIPO II


O projeto de controladores pelo método da resposta em frequência, adotado neste trabalho, baseia-se na compensação do amplificador de erro de modo a impor uma frequência de cruzamento e uma margem de fase previamente especificadas ao ganho de malha (*loop gain*) (Venable, s.d.). Nesse contexto, os compensadores empregados em conversores estáticos são usualmente classificados em três tipos, de acordo com o número de polos e zeros e com o avanço de fase (*phase boost*) que são capazes de fornecer: o Tipo I, composto por um único polo na origem (integrador puro), o Tipo II, que acrescenta um par zero–polo ao integrador e o Tipo III, que emprega dois zeros e dois polos além do polo na origem (Venable, 1983; Basso, 2012). O compensador Tipo I não proporciona avanço de fase e, ao passo que o Tipo III, capaz de fornecer avanço de fase de até 180° , é utilizado a plantas que apresentam forte atraso de fase. Neste trabalho, ambos os controladores, o de corrente $G_{ci}(s)$ e o de tensão $G_{cv}(s)$, foram implementados como controladores do Tipo II, escolha justificada na seção da metodologia.

O controlador Tipo II é caracterizado por dois polos, sendo um localizado na origem, e um zero situado entre os dois polos (Cao, 2012; Texas Instruments, 2014b). Sua função de transferência pode ser expressa na forma fatorada da Equação 20, adotando-se a representação por zero invertido (Basso, 2012):

$$G_{II}(s) = G_{c0} \frac{1 + \frac{\omega_z}{s}}{1 + \frac{s}{\omega_p}}, \quad \omega_z < \omega_p, \quad (20)$$

em que:

- G_{c0} : ganho de banda média do controlador;
- ω_z : frequência angular do zero invertido, em rad/s;
- ω_p : frequência angular do polo de alta frequência, em rad/s.

Figura 6 – Controlador Tipo II

Fonte: Elaborado pelo autor com auxílio da ferramenta Qspice

O termo $\left(1 + \frac{\omega_z}{s}\right)$ é denominado zero invertido (Basso, 2012). Em baixas frequências ($\omega \ll \omega_z$), esse termo comporta-se como ω_z/s , isto é, como um integrador, o que evidencia a presença de um polo na origem e assegura ganho tendendo ao infinito em corrente contínua e, por conseguinte, erro nulo em regime permanente no rastreamento da referência (Analog Devices, 2015). Acima de ω_z , o mesmo termo tende à unidade e o ganho do controlador estabiliza-se no valor de banda média G_{c0} ; o polo em ω_p , por sua vez, reintroduz a atenuação do ganho em altas frequências, melhorando a imunidade a ruído e a componentes de comutação (Venable, s.d.; Texas Instruments, 2014a). Expandindo-se o zero invertido, $1 + \omega_z/s = (s + \omega_z)/s$, tornam-se explícitos o polo na origem e o zero em $s = -\omega_z$, confirmando que a Equação 20 descreve um compensador com um polo na origem, um zero em ω_z e um polo em ω_p .

O polo na origem, embora garanta erro nulo em regime permanente, introduz um atraso de fase de -90° , caso a frequência de cruzamento seja superior à dos polos da planta, esse atraso comprometeria a margem de fase, tornando o sistema instável (Analog Devices, 2015). É precisamente para contornar essa limitação que o par zero-polo é introduzido: o zero, alocado abaixo da frequência de cruzamento, produz um avanço de fase que compensa o atraso do integrador e da própria planta na vizinhança do cruzamento, enquanto o polo de alta frequência restabelece a atenuação do ganho.

A determinação das frequências do zero e do polo é realizada pelo método do fator k , proposto por Venable (Venable, 1983) e amplamente consolidado no projeto de fontes chaveadas (Basso, 2012; Ghosh *et al.*, 2016). O método parte do avanço de fase necessário, B_{fase} , calculado a partir da margem de fase desejada e da fase da planta na frequência de cruzamento, e define o fator k conforme a Equação 21:

$$k = \tan\left(\frac{B_{fase}}{2} + 45^\circ\right) \quad (21)$$

A partir do fator k , o zero é alocado um fator k abaixo da frequência de cruzamento e o polo um fator k acima, conforme as Equações 22 e 23 (Venable, 1983; Basso, 2012):

$$f_{zero} = \frac{f_{corte}}{k} \quad (22)$$

$$f_{polo} = f_{corte} k \quad (23)$$

Com essa alocação simétrica em torno de f_{corte} , o ponto de máximo avanço de fase coincide com a frequência de cruzamento, garantindo que a margem de fase especificada seja obtida no projeto (Venable, s.d.).

Definidas as frequências do zero e do polo, resta ajustar o ganho de banda média G_{c0} . Em razão da alocação simétrica do zero e do polo em torno de f_{corte} , demonstra-se que o módulo do controlador na frequência de cruzamento é exatamente igual a G_{c0} , assim, basta fazer G_{c0} igual ao inverso do ganho da planta em f_{corte} para que o ganho de malha seja unitário (0 dB) nessa frequência, etapa detalhada no Capítulo de Metodologia.

A opção pelo compensador Tipo II, em detrimento do Tipo III, é coerente com a estratégia de controle em cascata adotada. Conforme discutido na Seção 2.3, o fechamento da malha interna de corrente atenua a ressonância do estágio de potência, de modo que a função de transferência vista pela malha externa de tensão aproxima-se de um comportamento de primeira ordem em baixas frequências (Ghosh *et al.*, 2016). Assim, o atraso de fase a ser compensado em cada malha é moderado, e o avanço de fase requerido permanece inferior a 90° tanto na malha de corrente quanto na de tensão, tornando o controlador Tipo II adequado a ambas.

Na Metodologia observa-se que o controlador do Tipo II projetado no domínio s é posteriormente convertido para o domínio discreto z por meio do método de Tustin, apresentado na Seção 2.5.

2.5 MÉTODO DE DISCRETIZAÇÃO TUSTIN

A implementação prática dos controladores projetados neste projeto se deu no domínio s , por meio da análise da resposta em frequência (*loop gain*). De modo geral, existem duas abordagens para se obter um controlador digital: o projeto direto no domínio discreto e o projeto no domínio contínuo seguido de uma discretização, também denominada emulação (Ogata, 1995; Franklin; Powell; Workman, 1998). Neste trabalho adotou-se a segunda abordagem: os controladores são obtidos em s e, posteriormente, convertidos para o domínio discreto z , no qual passam a ser descritos por equações a diferenças passíveis de serem embarcadas em um microcontrolador.

A relação exata entre os planos s e z é dada pela Equação 24, em que T_s é o período de amostragem (Ogata, 1995).

$$z = e^{sT_s} \quad (24)$$

Para a realização das manipulações algébricas de funções transferência, realiza-se aproximações baseadas em regras de integração numérica, que substituem o operador s por uma função racional em z . As três aproximações clássicas são: *forward*, *backward* e a transformação bilinear ou também conhecida como método de Tustin.

$$s = \frac{z - 1}{T_s} \quad (25)$$

$$s = \frac{z - 1}{zT_s} \quad (26)$$

A Equação 25 é o método de aproximação *forward* e a Equação 26 é o método *backward*. Dentre essas aproximações, o método de Tustin foi o adotado neste trabalho. Ele mapeia o domínio s para o domínio z por meio da substituição expressa na Equação 27 (Ogata, 1995; Texas Instruments, 2013).

$$s = \frac{2}{T_s} \frac{z - 1}{z + 1} \quad (27)$$

A principal vantagem do método de Tustin, é a preservação das características de estabilidade do sistema original: a transformação bilinear mapeia todo o semiplano esquerdo do plano s para o interior do círculo unitário no plano z , de modo que um controlador contínuo estável origina um controlador discreto igualmente estável (Ogata, 1995). Além disso, o método proporciona boa fidelidade da resposta em frequência entre os domínios contínuo e discreto. Como contrapartida, a transformação introduz uma distorção não linear no eixo das frequências, denominada *frequency warping*, cujo efeito é tanto mais pronunciado quanto mais a frequência de interesse se aproxima da frequência de Nyquist (metade da frequência de amostragem) (Franklin; Powell; Workman, 1998). No presente projeto, entretanto, as frequências de cruzamento adotadas, 3 kHz para a malha de corrente e 30 Hz para a malha de tensão, situam-se muito abaixo da frequência de comutação de 18 kHz, o que torna essa distorção pouco significativa.

Aplicando-se a substituição da Equação 27 a um controlador $G_c(s)$, obtém-se sua versão discreta $G_c(z)$, cuja transformada z inversa resulta em uma equação de diferenças, forma diretamente implementável no algoritmo de controle de um microcontrolador. O método de Tustin é amplamente empregado no controle digital de conversores estáticos, incluindo topologias elevadoras (*boost*) e abaixadoras (*buck*) (Talha; Makda, 2019; Yanarates; Okur; Altan, 2023). O procedimento detalhado de discretização dos controladores de corrente e de tensão deste trabalho é apresentado no Capítulo de Metodologia.

2.6 SOFTWARE QSPICE

O QSPICE é um simulador de circuitos do tipo SPICE (*Simulation Program with Integrated Circuit Emphasis*) desenvolvido pela Qorvo e disponibilizado de forma gratuita, voltado à simulação de sistemas analógicos e de sinais mistos. Concebido por Mike Engelhardt, criador do LTspice, o programa foi projetado para oferecer maior velocidade, precisão e confiabilidade na simulação, suportando ainda grande quantidade de lógica digital e dispondo de recursos como gerador de modelos, compiladores C++ e Verilog (Qorvo, 2026).

Por se tratar de um simulador SPICE, o QSPICE possibilita a modelagem dos componentes do conversor considerando suas características não ideais. O QSPICE foi empregado na simulação do estágio de potência.

Além da simulação do circuito, o QSPICE foi utilizado nas etapas de projeto do controle apresentadas na metodologia. Mais especificamente, a análise no domínio da frequência (*loop gain*), realizada para a seleção das frequências de cruzamento e para o dimensionamento dos controladores das malhas interna de corrente e externa de tensão.

Além dos recursos gerais de simulação de circuitos, três funcionalidades do QSPICE foram determinantes para a metodologia adotada neste trabalho: a declaração de parâmetros, a definição de funções no domínio da frequência e a configuração das fontes de tensão para a análise em pequenos sinais.

A diretiva `.param` permite declarar variáveis simbólicas que podem ser referenciadas em qualquer ponto do esquemático e das demais diretivas. Os dados de projeto elencados na Tabela 1 foram inseridos dessa forma, como no exemplo a seguir:

Figura 7 – Exemplo da Função `.param` do Qspice

Parâmetros Conversor

```
.param Vi=42.4264 Vo=108 Po=150 Io=Po/Vo
.param D=0.6072 Ro=Vo/Io
.param Lo=1.5m RL=70m
.param Co=3700µ RC=200m
.param fsw = 18K
```


Fonte: Elaborado pelo autor com auxílio da ferramenta Qspice

A diretiva `.func`, por sua vez, permite definir funções. Como o QSPICE reconhece a variável complexa s , as funções de transferência podem ser escritas diretamente na forma fatorada de polos e zeros adotada neste trabalho, sem manipulação algébrica prévia. O controlador de corrente do Tipo II, por exemplo, é declarado como

```
.func Gci(s)=Gc0*(1+wcz/s)/(1+s/wcp)
```

O terceiro recurso relevante são as fontes de tensão. A Figura 8 apresenta o arranjo empregado nas simulações de resposta em frequência, composto por uma fonte independente e por uma fonte controlada.

Figura 8 – Bloco Fonte Qspice



Fonte: Elaborado pelo autor com auxílio da ferramenta Qspice

- **ac 1:** define a amplitude do sinal empregado na análise de pequenos sinais no domínio da frequência, fixada em 1 V com fase nula. Como a amplitude do estímulo é unitária, a tensão medida na saída da cadeia de blocos corresponde, em módulo e em fase, à própria função de transferência sob análise. Dessa forma, o diagrama de Bode obtido é diretamente o ganho de malha, e a frequência de cruzamento e a margem de fase podem ser lidas sem qualquer normalização adicional.
- **pulse 0 Vc 2m 1m 0 1 2:** define a forma de onda utilizada na análise, segundo a sintaxe `pulse(V1, V2, Td, Tr, Tf, Ton, T)`. Os valores adotados correspondem a um valor inicial de 0 V, a um valor final igual ao parâmetro **Vc**, a um atraso de 2 ms, a um tempo de subida de 1 ms, a tempo de descida nulo, a uma duração de pulso de 1 s e a um período de 2 s. Como a duração do pulso é muito superior ao intervalo efetivamente simulado, o sinal comporta-se, na prática, como um degrau aplicado em 2 ms, adequado à verificação da resposta transitória.

Ressalta-se que as duas configurações coexistem sem conflito, uma vez que a análise em frequência considera apenas a especificação **ac**, enquanto a análise no domínio do tempo considera apenas a especificação **pulse**. Isso permite que um mesmo esquemático seja utilizado para os dois tipos de ensaio.

A fonte **E5** é uma fonte de tensão controlada por tensão, elemento identificado pela letra **E** na sintaxe SPICE. O par de terminais à esquerda constitui a entrada de controle e o par à direita, a saída. Ao receber o atributo **Laplace=funcao(s)**, essa fonte deixa de operar como um simples ganho e passa a se comportar como um bloco de função de transferência: a tensão de saída resulta do produto entre a tensão aplicada à entrada de controle e a função declarada, avaliada na variável complexa s . É esse recurso que viabiliza a estratégia adotada na metodologia, pois permite instanciar como blocos de circuito as funções previamente definidas por **.func**, associá-las em cascata conforme o diagrama do laço e levantar a resposta em frequência do conjunto. Foi por meio desse arranjo que se

obtiveram as curvas de ganho e de fase utilizadas na seleção das frequências de cruzamento e na verificação das margens de fase das malhas interna e externa.

2.7 SOFTWARE PLECS


O PLECS (*Piecewise Linear Electrical Circuit Simulation*), desenvolvido pela Plexim, é um *software* amplamente utilizado para a modelagem e a simulação de sistemas de eletrônica de potência. Ele dispõe de uma biblioteca abrangente de componentes que contempla diferentes domínios físicos: elétrico, mecânico, magnético, térmico e de controle e processamento de sinais, permitindo modelar conversores, acionamentos e algoritmos de controle em uma única plataforma (Plexim, 2026).

Uma das principais características do PLECS é a representação dos semicondutores de potência como chaves ideais, que assumem apenas os estados de plena condução ou de bloqueio. Essa abordagem torna a simulação de sistemas chaveados mais rápidas (Plexim, 2026).

O PLECS foi empregado para simular o sistema com um modelo de bateria próximo ao banco de baterias disponível no laboratório LACA, permitindo avaliar o desempenho do conversor no contexto da aplicação de carregamento de baterias proposta neste trabalho.

Quanto aos blocos empregados, dois foram centrais no desenvolvimento das simulações, ambos apresentados na Figura 9: o *Scope* e o *Transfer Function*.

Figura 9 – Blocos Scope e Transfer Function Utilizados no PLECS



Fonte: Elaborado pelo autor com auxílio da ferramenta PLECS

O bloco *Scope* é o instrumento de visualização do ambiente e apresenta, no domínio do tempo, os sinais a ele conectados, admitindo múltiplos canais em um mesmo gráfico e permitindo a exportação dos dados adquiridos. Foi por meio dele que se obtiveram todas as formas de onda apresentadas no Capítulo 4 relacionadas ao carregamento da bateria, entre elas a corrente drenada da rede elétrica, a corrente no indutor e a tensão no barramento de saída, bem como a comparação entre a tensão e a corrente da rede.

O bloco *Transfer Function* implementa uma função de transferência contínua a partir dos coeficientes dos polinômios do numerador e do denominador, informados em

potências decrescentes de s . Foi nesse bloco que se inseriram o controlador de corrente $G_{ci}(s)$ e o controlador de tensão $G_{cv}(s)$, com os parâmetros determinados no Capítulo de Metodologia. Para tanto, a representação por zero invertido da Equação 20 é previamente reescrita na forma racional da Equação 48, cujos coeficientes alimentam diretamente o bloco. Cabe observar que a expressão exibida na Figura 9 corresponde apenas à função padrão do bloco antes da parametrização.

3 METODOLOGIA

Este capítulo descreve detalhadamente a metodologia aplicada no projeto do conversor *boost* com Correção de Fator de Potência (PFC). Para garantir a clareza e a reprodutibilidade, o procedimento é apresentado em etapas lógicas e sequenciais, de modo que cada etapa forneça os subsídios necessários à etapa seguinte.

Inicialmente, aborda-se o dimensionamento dos componentes passivos do conversor, o indutor de entrada e o capacitor de saída, de modo a satisfazer os critérios de projeto preestabelecidos para a ondulação da corrente de entrada e da tensão de saída. Em seguida, é detalhado o projeto das malhas de controle de corrente e de tensão no domínio s , adotando-se a estratégia de controle em cascata, na qual a malha interna de corrente é projetada antes da malha externa de tensão. Essa etapa contempla a representação do conversor por diagramas de blocos, a determinação das frequências de cruzamento, o estabelecimento das margens de fase e a sintonia dos ganhos dos respectivos controladores pelo método do fator k .

Após o projeto no domínio contínuo, e com vistas à implementação de um controle digital, apresenta-se o processo de discretização dos controladores. Esse procedimento realiza o mapeamento dos controladores do domínio s para o domínio discreto (domínio z) por meio da transformada bilinear resultando em equações de diferenças passíveis de serem embarcadas em um microcontrolador. Por fim, os resultados obtidos a partir das simulações do conversor nos *softwares* QSPICE e PLECS serão apresentados e discutidos na Seção 4 de Resultados¹.

3.1 PARÂMETROS DO PROJETO

Esta seção estabelece as especificações iniciais e os requisitos fundamentais para o dimensionamento do conversor *boost* com PFC. São definidos os limites da faixa de operação para a tensão de entrada e o valor nominal da tensão de saída, bem como os parâmetros operacionais críticos: frequência de chaveamento, potência nominal do conversor e as referências de tensão e corrente para as malhas de controle. É apresentado os valores de projeto para a razão cíclica e as amplitudes da corrente de entrada e de saída do conversor, que servirão de base para as etapas subsequentes de cálculo dos componentes e dos controladores. Os parâmetros de projeto adotados estão elencados na tabela 1.

¹ Os arquivos de simulação utilizados neste projeto, incluindo os modelos do QSPICE e do PLECS, bem como o documento de cálculo dos processos realizados durante o dimensionamento das malhas interna de corrente e externa de tensão, estão disponíveis em: https://github.com/ferreiraholanda-fh/Arquivos_TCC_Boost_PFC.

Tabela 1 – Dados de Projeto Adotados Para o Conversor *Boost* com PFC.

Variável	Descrição da variável	Valor
V_o	Amplitude da tensão nominal de saída	108 V
$V_{o(min)}$	Amplitude da tensão mínima de saída	90 V
P	Potência do conversor	150 W
V_i	Faixa de operação da tensão de entrada	30 V a 60 V
I_i	Corrente de entrada	5 A
I_o	Corrente de saída	1,39 A
ΔI_L	Critério de ondulação de corrente	<i>Ripple</i> máximo de 30%
ΔV_o	Critério de ondulação de tensão	<i>Ripple</i> máximo de 1%
f_{sw}	Frequência de chaveamento	18 kHz
D_{max_p}	Razão cíclica máxima	0,61
t_{hold}	Período fornecimento de energia do capacitor	16,67ms

Fonte: Elaborado pelo autor.

A definição dos valores de projeto foi pautada pelas restrições físicas da bancada experimental e pelas especificações dos componentes disponíveis. O banco de baterias presente no laboratório, é composto por nove unidades de 12 V associadas em série, resultando em uma tensão total de 108 V. Por esse motivo, a tensão nominal de saída do conversor foi projetada para este valor.

Além disso, a potência do conversor foi estipulada em 150 W para garantir que a corrente de entrada não excedesse o limite de segurança operacional de 7 A estipulado para o circuito. Por fim, a frequência de chaveamento foi fixada em 18 kHz para adequar-se às características dinâmicas da chave de potência empregada, especificamente o IGBT SKM50GB12T4.

3.2 DIMENSIONAMENTO DO INDUTOR E DO CAPACITOR

Nesta seção, é apresentado o equacionamento utilizado para o dimensionamento dos componentes passivos do conversor *boost*. O projeto visa atender aos requisitos de regulação de tensão e corrente estipulados na seção anterior.

Especificamente, o indutor é projetado para limitar a ondulação (*ripple*) da corrente de entrada a 30% de seu valor nominal. De forma análoga, o capacitor de saída é dimensionado a garantir que a ondulação da tensão no barramento não ultrapasse 1% do valor estipulado para a saída do conversor.

3.2.1 Indutor *Boost*

O dimensionamento do indutor *boost* baseia-se no cálculo da indutância mínima necessária para garantir o critério de ondulação de corrente estabelecido. Para esse cálculo,

adota-se a razão cíclica máxima D_{max_p} ². Essa relação é expressa pela Equação 28:

$$L_{boost} = \frac{V_{rms(min)}^2 D_{max_p}}{P f_{sw} \Delta I_L 0,5} \quad (28)$$

em que:

- L_{boost} : indutância mínima de entrada, em Henry (H);
- $V_{rms(min)}$: tensão eficaz mínima de entrada, em volts (V);
- D_{max_p} : razão cíclica máxima;
- P : potência do conversor, em watts (W);
- f_{sw} : frequência de chaveamento, em hertz (Hz);
- ΔI_L : ondulação da corrente no indutor (*ripple*), em amperes (A).

3.2.2 Capacitor de Saída

O dimensionamento do capacitor de saída do conversor *boost* baseia-se em dois critérios distintos: o tempo de sustentação da carga (*hold-up time*) e a ondulação da tensão de saída (*ripple*). O valor final da capacitância a ser adotada no projeto corresponde ao maior valor obtido entre as duas abordagens, garantindo assim o atendimento a ambas as restrições operacionais.

As relações matemáticas para os cálculos de ambos os critérios estão expressas, respectivamente, nas Equações 29 e 30:

$$C_{hold} = \frac{2Pt_{hold}}{V_o^2 - V_{o(min)}^2} \quad (29)$$

$$C_{ripple} = \frac{P}{2\pi f_{grid} \Delta V_o V_o} \quad (30)$$

em que:

- C_{hold} : capacitância calculada pelo critério de tempo de sustentação, em farads (F);
- C_{ripple} : capacitância calculada pelo critério de ondulação de tensão, em farads (F);
- P : potência nominal do conversor, em watts (W);
- t_{hold} : período durante o qual o capacitor deve fornecer energia para a carga de forma autônoma, em segundos (s). Neste projeto, adotou-se o tempo equivalente a um período da rede elétrica;

² A razão cíclica máxima ocorre para a menor tensão de entrada. Considerando o valor de pico da tensão retificada e o conversor *boost* ideal, obtém-se $D_{max_p} = 1 - V_{in,pico(min)}/V_o = 1 - (\sqrt{2} \cdot 30)/108 \approx 0,61$.

- V_o : tensão nominal de saída do conversor, em volts (V);
- $V_{o(min)}$: tensão mínima na saída, estabelecida em 90 V para este projeto;
- f_{grid} : frequência da rede elétrica, em hertz (Hz);
- ΔV_o : ondulação máxima permitida para a tensão de saída (*ripple*), dimensionada como 1% do valor de V_o , em volts (V).

A Tabela 2 a seguir apresenta os valores teóricos encontrados dos componentes passivos mediante as equações apresentadas.

Tabela 2 – Valores dos componentes passivos.

Descrição	Valor Teórico	Valor Comercial
Indutor	1,35 mH	1,5 mH
Capacitor pelo Critério <i>hold-up time</i>	1402,92 μ F	3700 μ F
Capacitor pelo Critério <i>ripple</i> de Tensão	3684,14 μ F	3700 μ F

Fonte: Elaborado pelo autor.

Os métodos utilizados para o cálculo teórico do indutor e do capacitor correspondem aos valores mínimos para atender aos requisitos do projeto preestabelecidos, dessa forma, pode-se escolher valores acima dos valores apresentados na Tabela 2. Os valores adotados de indutância e de capacitância foram, respectivamente, 1,5mH e 3700 μ F, tais valores correspondem a valores comerciais e que foram empregados nas simulações.

3.3 CONTROLE CASCATA DO CONVERSOR BOOST COM PFC

A seguir será demonstrado o passo a passo utilizado para o dimensionamento das malhas interna e externa, de corrente e tensão, respectivamente, de controle para o conversor *boost* com PFC.


3.3.1 Dimensionamento da Malha Interna

Nesta subseção é apresentado o procedimento para o dimensionamento da malha interna de corrente, com representações em bloco do conversor *boost* com os blocos de controle da malha interna. É discutido a seleção da frequência de cruzamento e os cálculos para dimensionar o controlador pelo método do fator k. Vale salientar que é de grande importância o correto dimensionamento e verificação dos parâmetros calculados acerca da malha de corrente (malha interna), pois se ela não estiver bem dimensionada e alinhada, o controle não irá funcionar.

Dessa forma, busca-se estabelecer uma margem de fase apta a proporcionar que o controlador atue na região da estabilidade. Em conjunto, escolhe-se o tipo de controlador que se adeque à frequência de cruzamento escolhida e a margem de fase estabelecida.

A Figura 10 a seguir representa o diagrama do conversor *boost* com a representação do bloco de controle da malha interna de corrente em bloco.

Figura 10 – Diagrama do Conversor *Boost* com a Malha Interna de Controle




Fonte: Elaborado pelo autor com auxílio da ferramenta Draw.io

3.3.1.1 Equacionamento dos Parâmetros da Malha Interna

O esquema em bloco de controle da malha interna de corrente é apresentado na Figura 11.

Figura 11 – Diagrama em Bloco de Controle da Malha Interna de Corrente



Fonte: Elaborado pelo autor com auxílio da ferramenta Draw.io

Onde:

- I_{ref} : corrente de referência;
- $Beta_i$: ganho do sensor de corrente presente na planta;
- err : sinal de erro;
- G_{ci} : controlador de corrente;
- V_c : tensão de controle;
- G_m : ganho da moduladora;

- V_d : razão cíclica;
- G_{id} : planta que relaciona a corrente do indutor com a razão cíclica;
- i_L : corrente no indutor.

O bloco $Beta_i$, apresentado na Figura 11, representa o ganho do sensor de corrente, o qual realiza a adequação do sinal medido no conversor para um nível compatível com a entrada do ADC do microcontrolador utilizado no sistema de aquisição, por exemplo. O sensor de corrente deve ser projetado de forma que, na condição nominal de operação, o sinal de realimentação i_f seja igual à tensão de referência aplicada à malha. Essa condição garante que, em regime permanente, o erro tenda a zero, o que implica que o sinal de realimentação esteja em concordância com a referência estabelecida para o controlador.

A relação matemática que define o ganho do sensor de corrente é expressa pela Equação 31:

$$Beta_i = \frac{I_f}{i_L} \quad (31)$$

em que:

- $Beta_i$: ganho do sensor de corrente;
- I_f : sinal de realimentação produzido pelo sensor, em (A);
- i_L : corrente nominal no indutor, em amperes (A).

O valor de I_{ref} corresponde à corrente de referência fornecida à entrada do controlador de corrente. Essa referência é obtida a partir das especificações de projeto, uma vez que a corrente média no indutor do conversor *boost* em regime permanente é igual à corrente de entrada do conversor.

O bloco G_m representa o ganho da moduladora PWM, definido pela relação entre a razão cíclica d e a tensão de controle V_c , conforme a Equação 32:

$$G_m = \frac{V_d}{V_c} = \frac{d}{V_c} = \frac{1}{V_{Tm}} \quad (32)$$

em que:

- G_m : ganho da moduladora PWM;
- d : razão cíclica gerada pelo modulador;
- V_c : tensão de controle proveniente do controlador, em volts (V);
- V_{Tm} : amplitude da portadora triangular do modulador PWM, em volts (V).

O modulador PWM opera comparando a tensão de controle V_c , proveniente do controlador, com uma portadora triangular de amplitude V_{Tm} . Quando V_c supera o valor instantâneo da portadora, a chave semicondutora é acionada, gerando o pulso de chaveamento. Dessa forma, a razão cíclica resultante é diretamente proporcional à tensão de controle e inversamente proporcional à amplitude da portadora, conforme expresso na Equação 32.

A Tabela 3 a seguir apresenta os valores calculados mediante a formulação apresentada acima dos parâmetros da malha interna.

Tabela 3 – Parâmetros da Malha Interna.

Parâmetro	Valor
V_{Tm}	5 V
I_{ref}	2,5 A
$i_L = I_i$	5 A

Fonte: Elaborado pelo autor.

3.3.1.2 Frequência de Corte da Malha Interna e Determinação do Controlador

Para determinar a frequência de cruzamento e o controlador da malha interna de corrente, seguiram-se as seguintes etapas: simulação do *loop gain* sem controlador, escolha da frequência de corte, cálculo do *boost* de fase, cálculo do fator k para determinação da frequência do polo e do zero e o cálculo do ganho do controlador.


Inicialmente, simulou-se o *loop gain* sem controlador, considerando o percurso $G_m \rightarrow G_{id} \rightarrow \beta_i$, conforme o diagrama em blocos apresentado na Figura 12.

Figura 12 – *Loop Gain* da Malha Interna de Corrente



Fonte: Elaborado pelo autor com auxílio da ferramenta Draw.io

A simulação em *loop gain* sem o controlador permitiu selecionar a frequência de cruzamento, após a seleção da mesma, obtém a fase e o ganho no ponto de operação, essas informações foram extraídas a partir da simulação no domínio da frequência no software Qspice. A Figura 13 apresenta o ponto de cruzamento (ou ponto de corte) escolhido.

Figura 13 – Seleção do Ponto de Corte da Malha Interna em 3 kHz

Fonte: Elaborado pelo autor

O ponto de cruzamento escolhido foi de 3 kHz. Na prática, a frequência de corte costuma ser selecionada entre cinco e dez vezes abaixo da frequência de chaveamento. Como a frequência de chaveamento adotada neste projeto é de 18 kHz, a escolha de 3 kHz mantém a malha interna suficientemente abaixo da dinâmica de comutação. A Tabela 4 apresenta as informações do ponto de cruzamento da malha interna de corrente.

Tabela 4 – Informações do ponto de cruzamento da malha de corrente.

Variável	Descrição da variável	Valor
f_{corte}	Frequência no ponto de corte escolhido	3 kHz
$G_{dBcorte}$	Ganho no ponto de corte	-9,08 dB
θ_{corte}	Fase no ponto de corte	-113,25°

Fonte: Elaborado pelo autor.

Diante dessas informações será previsto o *boost* de fase necessário para o tipo de controlador. O *boost* de fase é dado pelo seguinte equacionamento:

$$\theta_{boost} = Mf - 90 - (\theta_{corte}) \quad (33)$$

$$\theta_{boost} \approx 83,25 \quad (34)$$

em que:

- Mf : Margem de fase.
- θ_{corte} : Fase no ponto da frequência de corte.

A margem de fase escolhida para a malha interna de corrente foi de 60° (sessenta graus). Na prática escolhe-se um valor entre 50° a 70° , a margem de fase é um parâmetro importante para o controle, pois é ele que vai ditar a estabilidade do sistema, se a margem de fase estiver muito baixa, o sistema tenderá a instabilidade.

Como o valor resultante do *boost* de fase foi inferior a 90° , o controlador escolhido será um do controlador do tipo 2. Após a determinação do tipo do controlador, é realizado o cálculo do fator K, no caso do controlador do tipo 2, a formulação é dado pela Equação 35.

$$K_{fator} = \tan \left(\frac{\theta_{boost}}{2} + 45^\circ \right) \quad (35)$$

$$K_{fator} \approx 16,96 \quad (36)$$

Após determinar o fator K, será necessário realizar a compensação do ganho no ponto de corte escolhido, como visto na Tabela 4, o ganho no ponto de corte foi de $-9,08$ dB, assim, será necessário compensar esse ganho com um de $+9,08$ dB, para isso, basta verificar o ganho que entra no controlador com:

$$G_{ci} = 10^{\frac{GP_{dB}}{20}} \quad (37)$$

$$G_{ci} \approx 2,85 \quad (38)$$

em que:

- G_{ci} : Ganho do controlador de corrente;
- GP_{dB} : Ganho preciso para compensar em dB.

Será realizado o cálculo da frequência do polo e do zero do sistema para o controlador de corrente. O fator K calculado anteriormente na equação 35, serve como um parâmetro para alocação do polo e do zero. O polo estará alocado a uma frequência de um fator K vezes a frequência de cruzamento, já o zero estará alocado a uma frequência da frequência de cruzamento dividido pelo fator K. O fator K é um método de alocação do polo e do zero "automático" do controlador, ele é um parâmetro muito importante para o controlador, pois com ele consegue-se manter a margem de fase escolhida. Há outros métodos de alocação de polo e zero, mas não será discutido na presente monografia. Então, cabe dizer que o método do fator K foi utilizado, pois ele retorna a margem de fase estabelecida no projeto do controlador.

$$f_{polo} = f_{corte} K_{fator} \quad (39)$$

$$f_{zero} = \frac{f_{corte}}{K_{fator}} \quad (40)$$

em que:

- f_{polo} : Frequência do polo;
- f_{zero} : Frequência do zero;
- K_{fator} : Fator K;
- f_{corte} : Frequência de corte (ou de cruzamento).

Após percorrido os cálculos apresentados e os passos realizados, executa-se a simulação em *loop gain* com o controlador, conforme expresso no diagrama em blocos da Figura 14. É realizado esse procedimento para verificar se o ganho no ponto de corte foi compensado e se a margem de fase estabelecida está sendo respeitada no sistema.

Figura 14 – *Loop Gain* da Malha Interna de Corrente com o Controlador



Fonte: Elaborado pelo autor com auxílio da ferramenta Draw.io

Os parâmetros do controlador de corrente estão expresso na Tabela 5.


Tabela 5 – Parâmetros do controlador da malha de corrente.

Variável	Descrição da variável	Valor
Mf	Margem de fase	60°
B_{fase}	Boost de fase	83,25°
K_{fator}	Fator K	16,96
G_{ci}	Ganho do controlador de corrente	2,85
f_{polo}	Frequência do polo do controlador	50,88 kHz
f_{zero}	Frequência do zero do controlador	176,89 Hz

Fonte: Elaborado pelo autor.

3.3.2 Inserção do PFC

Após realizar os cálculos da malha de corrente e de verificar o seu correto funcionamento, é realizado a inserção do PFC no sistema, onde verifica-se a leitura da tensão da rede e a compara com a corrente de entrada do conversor *boost* (i_L), a Figura 15 ilustra a adição da medição da tensão da rede e a implementação do PFC no bloco de controle.

Figura 15 – Inserção do PFC na Malha Interna do Sistema


Fonte: Elaborado pelo autor com auxílio da ferramenta Draw.io

Com a inserção do PFC no sistema, realizou-se a simulação para certificar que a tensão da rede está em fase com a corrente de entrada do conversor *boost*. Os resultados provenientes do PFC estarão presentes na seção de Resultados do presente documento.

3.3.3 Dimensionamento da Malha Externa

Uma vez realizado o dimensionamento da malha interna e verificado o seu correto funcionamento, inicia-se o dimensionamento da malha externa, a malha de tensão. O procedimento lógico para a malha externa de tensão será o mesmo utilizado anteriormente para a malha interna de corrente. Nesta seção será mostrado o equacionamento dos parâmetros da malha externa e a determinação da frequência de corte para determinação do controlador. Os passos demonstrados visam garantir reprodutibilidade do presente projeto.


A Figura 16 apresenta o diagrama do conversor *boost* e as malhas de controle, a malha interna de corrente e a malha externa de tensão, ao visualizá-la presenciamos um controle em cascata da malha de tensão com a malha de corrente.

Figura 16 – Diagrama do Conversor *Boost* com a Malha Interna e Externa de Controle

Fonte: Elaborado pelo autor com auxílio da ferramenta Draw.io

3.3.3.1 Equacionamento dos Parâmetros da Malha Externa

O diagrama em bloco de controle da malha externa de tensão em cascata com a malha interna de corrente é apresentado na Figura 17.

Figura 17 – Diagrama em Bloco de Controle da Malha Externa em Cascata com a Malha Interna

Fonte: Elaborado pelo autor com auxílio da ferramenta Draw.io

Onde:

- I_{ref} : corrente de referência;
- $Beta_i$: ganho do sensor de corrente presente na planta;
- err : sinal de erro;
- G_{ci} : controlador de corrente;
- V_c : tensão de controle;
- G_m : ganho da moduladora;
- V_d : razão cíclica;

- G_{id} : planta que relaciona a corrente do indutor com a razão cíclica;
- i_L : corrente no indutor.
- G_{vi} : planta que relaciona tensão de saída com corrente de entrada.
- V_o : tensão de saída do conversor.
- $Beta_v$: ganho do sensor de tensão presente na planta.
- V_{oMed} : tensão medida pelo sensor de tensão.
- V_{ref} : tensão de referência.
- G_{cv} : controlador de tensão.

Na seção 3.3.1.1 foi explanado os termos da malha interna de corrente, nesta seção o foco estará voltado para os termos adicionais presente na malha externa de tensão.

O termo $Beta_v$ representa o sensor de tensão presente no sistema, o sensor está localizado na saída do conversor, conforme pode-se observar na Figura 16. A relação que define o ganho do sensor de corrente pode ser expressa conforme a Equação 41.

$$Beta_v = \frac{v_{ref}}{v_o} \quad (41)$$

em que:

- $Beta_v$: ganho do sensor de tensão;
- v_{ref} : tensão de referência da malha externa, em volts (V);
- v_o : tensão nominal de saída do conversor, em volts (V).

A Tabela 6 a seguir apresenta os valores calculado mediante a formulação apresentada acima dos parâmetros da malha interna e externa.

Tabela 6 – Parâmetros da Malha Interna e Externa de Controle.

Parâmetro	Valor
V_{Tm}	5 V
I_{ref}	2,5 A
$i_L = I_i$	5 A
v_{ref}	2,5 V
v_o	108 V


Fonte: Elaborado pelo autor.

3.3.3.2 Frequência de Corte da Malha Externa e Determinação do Controlador

O procedimento lógico para dimensionar a malha de externa de tensão é o mesmo utilizado na malha interna de corrente. Inicialmente realiza a simulação em *loop gain* sem o controlador de tensão, seleciona o ponto de corte, calcula-se o fator k para alocação do polo e do zero do controlador de tensão e verificar-se o tipo de controlador de acordo com o *boost* de fase necessário para atender aos requisitos do projeto.

Para melhorar a visualização do *loop gain*, será simplificado o diagrama em bloco do apresentado na Figura 17, essa simplificação é realizada nomeando a malha interna de corrente por G_{icl} , por exemplo, conforme apresenta a Figura 18

Figura 18 – Simplificação da Visual do Diagrama de Controle em Cascata



Fonte: Elaborado pelo autor com auxílio da ferramenta Draw.io

Tendo,


$$A = G_{ci}G_{id}G_m \quad (42)$$

E também,

$$G_{icl} = \frac{A}{1 + Beta_i A} \quad (43)$$

Dessa forma, o *loop gain* em malha aberta sem o controlador de tensão seguirá conforme apresentado o fluxo do diagrama em bloco na Figura 19

Figura 19 – *Loop Gain* Malha Externa de Tensão sem o Controlador




Fonte: Elaborado pelo autor com auxílio da ferramenta Draw.io

Conforme apresentado na seção 3.3.1.2, a simulação em *loop gain* sem controlador permite a seleção da frequência de cruzamento, após a seleção da mesma, temos posse de

algumas informações como a fase e o ganho preciso a ser compensado pelo controlador. A fase traz informação importante, pois ela ditará qual o *boost* de fase necessário para alcançar a margem de fase requerida no projeto, na malha de corrente foi selecionado uma margem de fase igual a 60° (sessenta graus), e de acordo com o *boost* de fase, se ele for menor que 90° , poderá usar um controlador do tipo ii, por exemplo, caso o *boost* de fase retorne um valor que exceda 90° (noventa graus), será necessário recorrer a outro tipo de controlador.

Figura 20 – Seleção do Ponto de Corte da Malha Externa



Fonte: Elaborado pelo autor

O ponto de cruzamento escolhido para a malha externa de tensão foi de 30 Hz, pois nesse caso, estamos lidando com PFC no sistema, há uma oscilação no capacitor de 120 Hz proveniente da rede elétrica de 60 Hz, faz a escolha da frequência de corte para a malha externa entre 20 Hz a 30 Hz, pois se o valor escolhido para o ponto de corte for acima, terá influência da oscilação de 120 Hz. A Tabela 7 apresenta as informações do ponto de cruzamento da malha externa de tensão.

Tabela 7 – Informações do ponto de cruzamento da malha de tensão.

Variável	Descrição da variável	Valor
f_{corte}	Frequência no ponto de corte escolhido	30 Hz
$G_{dBcorte}$	Ganho no ponto de corte	-20,45 dB
θ_{corte}	Fase no ponto de corte	-82,62°

Fonte: Elaborado pelo autor.

Diante das informações presentes na Tabela 7, será previsto o *boost* de fase necessário para o tipo de controlador da malha de tensão. O *boost* de fase segue o mesmo equacionamento apresentado na Equação 33.

$$\theta_{boost} \approx 52,62 \quad (44)$$

A margem de fase escolhida para malha externa de tensão foi de 60° (sessenta graus), igual a margem de fase para a malha interna de corrente. Como o valor do *boost* de fase da malha de tensão ficou inferior a 90° , o controlador a ser utilizado para a malha de tensão será um controlador do tipo 2. A formulação para o controlador do tipo 2 é apresentado na Equação 35, através dessa equação é possível calcular o fator k.

$$K_{fator} \approx 2,96 \quad (45)$$

Após o cálculo do fator k, é necessário realizar o cálculo do ganho do controlador de tensão para compensar o valor em dB apresentado na Tabela 7. O ganho a ser compensado no ponto de corte é de $-20,4357$ dB assim, faz-se a compensação por $20,4357$ dB.

Substituindo $20,4357$ dB em GP_{dB} na Equação 37,

$$G_{cv} \approx 10,53 \quad (46)$$

Após o cálculo do ganho preciso a ser compensado pelo controlador de tensão, será calculado a frequência do polo e do zero do controlador de tensão pelo método proveniente do fator k, conforme apresentado nas Equações 39 e 40.

Realizados os cálculos dos parâmetros da malha de tensão, simula-se no domínio da frequência novamente incluindo o G_{cv} , o controlador de tensão com os parâmetros calculados. A Figura 21 apresenta o diagrama em bloco de controle.

Figura 21 – *Loop Gain* Malha Externa de Tensão com o Controlador



Fonte: Elaborado pelo autor com auxílio da ferramenta Draw.io

Os parâmetros do controlador de tensão estão expressos na Tabela 8.

Tabela 8 – Parâmetros do controlador da malha de tensão.

Variável	Descrição da variável	Valor
Mf	Margem de fase	60°
θ_{boost}	Boost de fase	$52,62^\circ$
K_{fator}	Fator K	2,96
G_{cv}	Ganho do controlador de tensão	10,53
f_{polo}	Frequência do polo do controlador	88,68 Hz
f_{zero}	Frequência do zero do controlador	10,15 Hz

Fonte: Elaborado pelo autor.

3.4 DISCRETIZAÇÃO DO CONTROLADOR

Nesta seção é apresentada a discretização dos controladores da malha interna de corrente, $G_{ci}(s)$, e da malha externa de tensão, $G_{cv}(s)$. Conforme verificado nas Seções 3.3.1 e 3.3.3, o avanço de fase requerido em ambas as malhas resultou inferior a 90° , de modo que os dois controladores são do Tipo II. Assim, o procedimento de discretização desenvolvido a seguir é único, bastando particularizá-lo com os parâmetros de cada malha.

O processo de discretização foi realizado após a simulação do conversor *boost* com as malhas de corrente e de tensão operando corretamente no domínio s . O método adotado é o de Tustin, também conhecido como transformação bilinear, apresentado na Seção 2.5.

3.4.1 Desenvolvimento Algébrico

Antes de desenvolver a discretização, é oportuno estabelecer um paralelo entre o método de projeto empregado neste trabalho e o compensador classicamente estudado na graduação, de modo a evidenciar o objetivo técnico comum a ambos. O controlador Tipo II, apresentado na Seção 2.4, é constituído por um polo na origem, um zero em ω_z e um polo em ω_p , com $\omega_z < \omega_p$. Desconsiderando-se o polo na origem, o par zero-polo restante corresponde exatamente ao compensador por avanço de fase (*lead compensator*) tradicionalmente abordado nos cursos de sistemas de controle (Nise, 2013; Ogata, 1995), cuja função de transferência tem a forma

$$C(s) = K \frac{s + z}{s + p}, \quad (47)$$

com o zero alocado em frequência inferior à do polo para produzir avanço de fase na região entre ambos. Não se trata de mera analogia: o próprio Venable, ao descrever o Tipo II, refere-se ao par zero-polo como uma rede de avanço (*lead network*) (Venable, 1983). O controlador Tipo II pode, portanto, ser compreendido como um compensador por avanço de fase acrescido de um integrador, o qual assegura ganho elevado em baixas frequências e, com isso, erro nulo em regime permanente no rastreamento da referência.

A relevância desse paralelo está em que ambos os compensadores compartilham não apenas a estrutura, mas o mesmo procedimento de projeto no domínio da frequência e, sobretudo, o mesmo objetivo: impor ao sistema em malha fechada uma frequência de cruzamento e uma margem de fase previamente especificadas. No projeto clássico do compensador por avanço de fase, seleciona-se a frequência de cruzamento desejada, calcula-se o avanço de fase necessário para atingir a margem de fase estabelecida e alocam-se o zero e o polo de modo que o máximo avanço de fase ocorra justamente nessa frequência, ajustando-se, por fim, o ganho para que o módulo do ganho de malha seja unitário (0 dB) no ponto escolhido (Nise, 2013; Ogata, 1995). O método do fator k , adotado neste

trabalho e descrito na Seção 2.4, é uma sistematização desse mesmo procedimento, consolidada no projeto de fontes chaveadas: a alocação simétrica do zero em f_{corte}/k e do polo em $f_{corte} \cdot k$ posiciona automaticamente o máximo avanço de fase em f_{corte} , enquanto o ajuste do ganho força o cruzamento por 0 dB nessa frequência passo que, na formulação de Venable, corresponde a fazer o ganho do amplificador igual ao inverso do ganho do modulador no ponto de cruzamento (Venable, 1983). Em ambos os casos, o ponto central é o mesmo: o projetista escolhe onde o sistema fecha a malha, em vez de simplesmente observar onde ela se fecha.

A função de transferência do controlador Tipo II, apresentada na Equação 20 da Seção 2.4, é reescrita na Equação 48 como uma função racional em s , de modo a explicitar o polo na origem, o zero em $s = -\omega_z$ e o polo em $s = -\omega_p$:

$$G_c(s) = G_{c0} \frac{1 + \frac{\omega_z}{s}}{1 + \frac{s}{\omega_p}} = G_{c0} \omega_p \frac{s + \omega_z}{s(s + \omega_p)} \quad (48)$$

Aplicando-se a substituição de Tustin, expressa na Equação 27 da Seção 2.4, tem-se:

$$G_c(z) = G_c(s) \Big|_{s = \frac{2}{T_s} \frac{z-1}{z+1}} \quad (49)$$

Substituindo o operador s na Equação 48 e agrupando os termos, os fatores $1/T_s$ presentes no numerador e no denominador cancelam-se mutuamente, resultando na Equação 50:

$$G_c(z) = \frac{G_{c0} \omega_p T_s (z + 1) [(2 + \omega_z T_s) z - (2 - \omega_z T_s)]}{2 (z - 1) [(2 + \omega_p T_s) z - (2 - \omega_p T_s)]} \quad (50)$$

A Equação 50 evidencia duas características da transformação bilinear. O fator $(z - 1)$ no denominador corresponde a um polo em $z = 1$, isto é, o polo na origem do plano s é mapeado exatamente sobre o círculo unitário, preservando a ação integral do controlador e, por conseguinte, o erro nulo em regime permanente. O fator $(z + 1)$ no numerador corresponde a um zero em $z = -1$, decorrente do mapeamento de $s \rightarrow \infty$ para $z = -1$, característico do método de Tustin. É por essa razão que o controlador Tipo II, que possui dois polos e um zero no domínio s , dá origem a uma estrutura de dois polos e dois zeros ($2P2Z$) no domínio z .

Expandindo os produtos da Equação 50 e normalizando o resultado pelo termo $(2 + \omega_p T_s) z^2$, obtém-se a função de transferência discreta na forma de potências de z^{-1} , conforme a Equação 51:

$$G_c(z) = \frac{U(z)}{E(z)} = \frac{b_0 + b_1 z^{-1} + b_2 z^{-2}}{1 + a_1 z^{-1} + a_2 z^{-2}}, \quad (51)$$

cujos coeficientes são dados pelas Equações 52 a 56:

$$b_0 = \frac{G_{c0} \omega_p T_s (2 + \omega_z T_s)}{2 (2 + \omega_p T_s)}, \quad (52)$$

$$b_1 = \frac{G_{c0} \omega_p \omega_z T_s^2}{2 + \omega_p T_s}, \quad (53)$$

$$b_2 = -\frac{G_{c0} \omega_p T_s (2 - \omega_z T_s)}{2 (2 + \omega_p T_s)}, \quad (54)$$

$$a_1 = -\frac{4}{2 + \omega_p T_s}, \quad (55)$$

$$a_2 = \frac{2 - \omega_p T_s}{2 + \omega_p T_s}, \quad (56)$$

em que:

- G_{c0} : ganho de banda do controlador.
- $\omega_z = 2\pi f_{zero}$: frequência angular do zero, em rad/s.
- $\omega_p = 2\pi f_{polo}$: frequência angular do polo, em rad/s.
- T_s : período de amostragem.

A partir da Equação 51, escreve-se:

$$U(z) (1 + a_1 z^{-1} + a_2 z^{-2}) = E(z) (b_0 + b_1 z^{-1} + b_2 z^{-2}) \quad (57)$$

Aplicando-se a transformada z inversa e isolando a amostra atual da saída, obtém-se a equação a diferenças expressa na Equação 58:

$$u[k] = b_0 e[k] + b_1 e[k-1] + b_2 e[k-2] - a_1 u[k-1] - a_2 u[k-2], \quad (58)$$

em que $e[k]$ é a amostra atual do sinal de erro, $u[k]$ é a amostra atual da saída do controlador e os índices $k-1$ e $k-2$ denotam as amostras dos dois instantes anteriores.

A Equação 58 é a forma diretamente embarcável em um microcontrolador, a cada período de amostragem, o algoritmo lê a amostra atual do erro, calcula a saída a partir de duas amostras passadas do erro e de duas amostras passadas da própria saída, e atualiza as variáveis de estado. Para a malha interna de corrente, tem-se $e[k] = I_{ref}[k] - i_{L_Med}[k]$ e $u[k] = V_c[k]$, conforme o diagrama em blocos da Figura 11. Para a malha externa de tensão, tem-se $e[k] = V_{ref}[k] - V_{o_Med}[k]$ e $u[k]$ corresponde à amplitude da referência de corrente, que é posteriormente multiplicada pela amostra da tensão da rede retificada para a geração de I_{ref} , conforme a Figura 17.

Um parâmetro central para a implementação digital dos controladores é o período de amostragem, T_s . Ele corresponde ao intervalo de tempo entre duas aquisições consecutivas dos sinais realimentados pelo conversor analógico-digital (ADC) e, por consequência, entre duas execuções sucessivas da equação a diferenças apresentada na Equação 58. O seu inverso, $f_s = 1/T_s$, é denominado frequência de amostragem. Diferentemente do controlador analógico, que observa o sinal de erro e atua sobre a planta de forma contínua, o controlador digital enxerga o sistema apenas nos instantes $t = kT_s$, com k inteiro, e mantém a sua saída constante entre uma atualização e outra. O valor de T_s não é, portanto, um mero detalhe de implementação: ele aparece explicitamente na substituição de Tustin da Equação 49 e em todos os coeficientes do controlador discreto, das Equações 52 a 56, de modo que os valores de b_0 , b_1 , b_2 , a_1 e a_2 somente são válidos para o período de amostragem considerado no projeto.

Neste trabalho, a amostragem foi definida em sincronia com o modulador PWM, adotando-se uma amostra dos sinais realimentados e uma atualização da lei de controle por período de chaveamento. Dessa forma, a frequência de amostragem é igual à frequência de chaveamento estabelecida na Tabela 1, $f_s = f_{sw} = 18$ kHz, o que resulta no período de amostragem expresso na Equação 59:

$$T_s = \frac{1}{f_{sw}} = \frac{1}{18\,000} \approx 55,55\,\mu\text{s} \quad (59)$$

3.5 ESQUEMÁTICOS DE SIMULAÇÃO PLECS


As simulações de potência deste trabalho foram realizadas no software PLECS, no qual foram construídos o circuito de potência do conversor *boost* com PFC e o diagrama de comando correspondente à estrutura de controle em cascata apresentada nas seções anteriores. Esta seção apresenta a configuração adotada para o simulador e os esquemáticos completos de simulação em suas duas versões, com os controladores contínuos, no domínio s , e com os controladores discretizados, no domínio z .

A Figura 22 apresenta o esquemático completo de simulação com os controladores no domínio s . No circuito de potência, a fonte senoidal representa a rede elétrica com tensão eficaz de 30 V (amplitude de $30\sqrt{2} \approx 42,43$ V), valor mínimo da faixa de entrada de projeto e, portanto, o caso de maior razão cíclica. Seguem-se a ponte retificadora não controlada (D2 a D5), o indutor de 1,5 mH, a chave IGBT, o diodo de saída D1 e o capacitor de barramento de 3700 μF , conforme os valores dimensionados na Seção 3.2. A carga é composta pela resistência equivalente de 77,76 Ω , correspondente à potência nominal de 150 W em 108 V, e pelo banco de baterias de 108 V, empregados conforme o ensaio realizado em simulação. Amperímetros e voltímetros disponibilizam os sinais de medição utilizados pelo comando e pelos instrumentos de visualização, *scope*.

No diagrama de comando, a tensão da rede medida é escalonada pelo ganho 1/30


e processada pelo bloco de valor absoluto, gerando o sinal senoidal retificado que molda a referência de corrente, conforme descrito na Seção 3.3.2. Na malha externa, a referência $v_{ref} = 2,5 \text{ V}$ é comparada com a tensão de saída escalonada pelo sensor $\beta_v = 2,5/108$, o sinal de erro é processado pelo controlador de tensão e sua saída, limitada pelo bloco de saturação entre 0 e 3, multiplica o sinal, definindo a amplitude da referência da malha interna e a referência moldada pela rede, correspondente à operação com PFC. Na malha interna, a corrente do indutor é escalonada por $\beta_i = 2,5/5$ e comparada com a referência, o erro é processado pelo controlador de corrente e o sinal resultante, limitado entre 0 e 5 V, faixa igual à amplitude da portadora, é comparado com a onda triangular de 18 kHz, gerando os pulsos de comando da chave.

Figura 22 – Esquemático de simulação no PLECS com os controladores no domínio s : circuito de potência e diagrama de comando




Fonte: Elaborado pelo autor com o auxílio do software PLECS

A Figura 23 destaca os blocos (*Transfer Function*) da malha de tensão e da malha de corrente, bem como apresenta os parâmetros que nelas são utilizados na parte dos parâmetros de inicialização do software PLECS, é possível utilizar as variáveis declaradas nos parâmetros de inicialização em todo o esquemático.

Figura 23 – Parâmetros dos Controladores de Tensão e de Corrente em s e de Inicialização do PLECs

Fonte: Elaborado pelo autor com o auxílio do software PLECs


A Figura 24 apresenta o esquemático com os controladores discretizados. A única modificação em relação à Figura 22 é a substituição dos blocos de função de transferência contínua dos controladores de tensão e de corrente (*Transfer Function*) por blocos de função de transferência discreta (*Discrete Transfer Function*), que implementam as estruturas de dois polos e dois zeros no domínio z obtidas na Seção 3.4, com período de amostragem $T_s = 55,55 \mu s$ ($f_s = f_{sw} = 18 \text{ kHz}$), sincronizado ao modulador PWM. Todos os demais elementos (circuito de potência, ganhos de medição, saturações, gabarito senoidal e portadora) permanecem os mesmos.

Figura 24 – Esquemático de simulação no PLECS com os controladores no domínio z : circuito de potência e diagrama de comando

Fonte: Elaborado pelo autor com o auxílio do software PLECs

Semelhantemente ao que foi apresentado na Figura 23, a Figura 25 apresenta os parâmetros dos controladores em z , a principal mudança entre o bloco em s e o bloco em z é a presença do período de amostragem que foi destacado na Seção 3.4.1, também é destacado o bloco do parâmetro de inicialização do PLECs³. Nesse bloco, é possível declarar variáveis que podem ser usadas em todo o esquemático dentro dos blocos de simulações.

Figura 25 – Parâmetros dos Controladores de Tensão e de Corrente em z e de Inicialização do PLECs



Fonte: Elaborado pelo autor com o auxílio do software PLECS

³ No PLECS Standalone, a janela de parâmetros de inicialização aceita expressões válidas de MATLAB/Octave, formadas por suas funções, operadores e variáveis, além de permitir a referência a arquivos `.m` localizados no mesmo diretório do modelo. Mais informações estão disponíveis no fórum do PLECS: <https://forum.plexim.com/t/how-to-run-script-file-in-plecs-without-using-matlab/683>.

4 RESULTADOS


Nessa seção serão apresentados os resultados das simulações recorrentes ao processo realizado na seção da Metodologia e o resultado relacionado ao carregamento de uma bateria.

4.1 MALHA INTERNA DE CORRENTE

A seguir são apresentados os resultados provenientes dos passos demonstrados na Metodologia acerca do controlador de corrente. Bem como a simulação de potência, há resultados referentes a resposta em frequência e no domínio do tempo.

A Figura 26 apresenta a resposta em frequência do *loop gain* da malha interna após a inserção do controlador de corrente $G_{ci}(s)$, projetado na Seção 3.3.1. Observa-se que o ganho no ponto de corte foi devidamente compensado, de modo que a curva de magnitude cruza 0 dB na frequência de cruzamento escolhida, de 3 kHz. Na mesma frequência, a curva de fase evidencia uma margem de fase de 60° , em conformidade com o valor estipulado no projeto e com os parâmetros apresentados na Tabela 5. Esse resultado valida o dimensionamento do controlador Tipo II realizado pelo método do fator k, o par polo-zero alocado pelo fator k proporcionou o avanço de fase previsto e o ganho G_{ci} compensou a atenuação da planta no ponto de corte.

Figura 26 – Resultado do Ponto de Corte com o Controlador na Malha Interna




Fonte: Elaborado pelo autor

Validada a malha de corrente no domínio da frequência, foi inserido o PFC no sistema, conforme descrito na Seção 3.3.2, e realizou-se a simulação de potência no domínio

do tempo. A Figura 27 apresenta a corrente drenada da rede elétrica nessa condição. Verifica-se que a corrente assume o formato senoidal e permanece em fase com a tensão da rede, comportamento que caracteriza a correção do fator de potência, a corrente de entrada deixa de ser imposta pela característica não linear do conversor e passa a seguir a referência senoidal construída a partir da amostra da tensão da rede retificada.

Um detalhe que merece destaque nas Figuras 27, 30, 32, 33 e 35 é o comportamento da corrente nas proximidades das passagens por zero, observa-se um curto intervalo de não condução, durante o qual a corrente permanece nula antes de retomar o formato senoidal. Esse fenômeno, conhecido como distorção na passagem por zero (zero-crossing distortion), é inerente à topologia adotada e decorre da ponte retificadora não controlada presente na entrada do conversor. Por ser constituída por diodos, a ponte somente entra em condução quando o valor instantâneo da tensão da rede supera a soma das quedas de tensão direta dos dois diodos que conduzem em cada semiciclo, nas vizinhanças da passagem por zero, a tensão instantânea é inferior a esse limiar.

Figura 27 – Resultado Simulação com a Malha Interna e com o PFC: Corrente na Rede Elétrica




Fonte: Elaborado pelo autor

4.2 MALHA EXTERNA DE TENSÃO

De forma análoga ao realizado para a malha interna, a Figura 28 apresenta a resposta em frequência do *loop gain* da malha externa após a inserção do controlador de tensão $G_{cv}(s)$, projetado na Seção 3.3.3. Nota-se que a curva de magnitude cruza 0 dB na frequência de cruzamento escolhida, de 30 Hz, indicando que o ganho de -20,45 dB verificado no ponto de corte foi devidamente compensado pelo controlador. A margem de

fase obtida é de 60° , em concordância com os parâmetros da Tabela 8. Ressalta-se que a frequência de cruzamento foi intencionalmente mantida abaixo da oscilação de 120 Hz presente no capacitor de saída, de modo que a malha de tensão regule o valor médio da tensão sem reagir a essa ondulação, o que distorceria a referência de corrente entregue à malha interna.


Figura 28 – Resultado do Ponto de Corte com o Controlador na Malha Externa



Fonte: Elaborado pelo autor

A Figura 29 apresenta a tensão de saída do conversor operando com o controle em cascata completo, isto é, com a malha externa de tensão fornecendo a amplitude da referência de corrente para a malha interna. Após o transitório de partida, a tensão de saída acomoda-se no valor nominal de projeto, de 108 V, apresentando a ondulação característica de 120 Hz inerente aos retificadores PFC monofásicos, com amplitude condizente com o critério de 1% estabelecido na Tabela 1. Esse resultado demonstra o funcionamento adequado do controle em cascata: a malha externa garante a regulação da tensão do barramento de saída, enquanto a malha interna molda a corrente de entrada senoidal e em fase com a rede.

Figura 29 – Resultado da Simulação de Potência com o Controlador em Cascata com a Malha Interna e Externa




Fonte: Elaborado pelo autor

4.3 CARREGAMENTO DE UMA BATERIA

Por fim, avaliou-se o comportamento do conversor na aplicação a que se destina: o carregamento do banco de baterias de 108 V descrito na Seção 3.1. Nessa etapa, o sistema foi simulado em duas condições distintas: primeiramente com os controladores de corrente e de tensão no domínio contínuo s , exatamente como projetados na Metodologia, e, em seguida, com os controladores discretizados no domínio z , implementados por meio da equação a diferenças da Equação 58 e executados com o período de amostragem T_s sincronizado ao PWM, conforme estabelecido na Seção 3.4.1. Essa comparação tem por objetivo verificar se o processo de discretização preservou o desempenho do sistema, condição necessária para a futura implementação em um microcontrolador.

A Figura 30 apresenta a corrente drenada da rede elétrica durante o processo de carregamento, com os controladores no domínio s . Verifica-se que o formato senoidal e o sincronismo com a tensão da rede foram preservados, indicando que a correção do fator de potência se mantém efetiva mesmo com a característica de carga imposta pelo banco de baterias, distinta da carga utilizada nas simulações anteriores.


Figura 30 – Simulação do Conversor no Processo de Carregamento de uma Bateria: Tensão e Corrente na Rede Elétrica - Controlador no domínio s



Fonte: Elaborado pelo autor

Na Figura 31, é apresentada a corrente no indutor para a mesma condição. Assim como observado na operação com o PFC, a corrente assume o formato de senoide retificada em 120 Hz com a ondulação de chaveamento sobreposta, evidenciando que a malha interna continua impondo à corrente do indutor o formato ditado pela referência senoidal durante o carregamento.


Figura 31 – Simulação do Conversor no Processo de Carregamento de uma Bateria: Corrente no Indutor - Controlador no domínio s



Fonte: Elaborado pelo autor

A Figura 32 apresenta, em conjunto, a grandeza da rede elétrica e a corrente no indutor, permitindo visualizar a coerência entre as formas de onda: a corrente do indutor acompanha, retificada, a corrente senoidal drenada da rede. Esse conjunto de resultados valida o funcionamento do sistema completo, no domínio s , na aplicação de carregamento de baterias.


Figura 32 – Simulação do Conversor no Processo de Carregamento de uma Bateria: Rede Elétrica e Corrente no Indutor



Fonte: Elaborado pelo autor

Em seguida, os controladores contínuos foram substituídos pelas suas versões discretas, obtidas na Seção 3.4, com a lei de controle sendo executada uma vez a cada período de amostragem $T_s \approx 55,55 \mu s$, em sincronia com a portadora PWM. A Figura 33 apresenta a corrente drenada da rede elétrica nessa condição. Observa-se que o comportamento senoidal e em fase com a tensão da rede foi preservado, demonstrando que a discretização pelo método de Tustin manteve as características projetadas para a malha de corrente e para o PFC.


Figura 33 – Simulação do Conversor no Processo de Carregamento de uma Bateria: Corrente na Rede Elétrica - Controlador no domínio z



Fonte: Elaborado pelo autor

A Figura 34 apresenta a corrente no indutor com os controladores no domínio z . Novamente, o formato de senoide retificada é mantido, com a ondulação de chaveamento sobreposta, comportamento equivalente ao obtido com o controlador contínuo da Figura 31.


Figura 34 – Simulação do Conversor no Processo de Carregamento de uma Bateria: Corrente no Indutor - Controlador no domínio z



Fonte: Elaborado pelo autor

Por fim, a Figura 35 apresenta as formas de onda em conjunto para a operação com os controladores discretos, evidenciando que a relação entre a corrente da rede e a corrente do indutor permanece coerente, tal como verificado no domínio contínuo.

Figura 35 – Simulação do Conversor no Processo de Carregamento de uma Bateria: Rede Elétrica e Corrente no Indutor - Controladores no domínio z



Fonte: Elaborado pelo autor

4.4 INFLUÊNCIA DA FREQUÊNCIA DE CORTE NA PASSAGEM POR ZERO


Durante o dimensionamento da malha interna, descrito na Seção 3.3.1.2, foram realizados ensaios de simulação com diferentes frequências de cruzamento para o controlador de corrente. Observou-se que a distorção na passagem por zero, comentada anteriormente a propósito da Figura 27, não é um fenômeno de amplitude fixa: embora sua origem esteja na topologia do estágio de potência, a sua extensão depende fortemente da largura de banda atribuída à malha de corrente. Esta seção documenta esse comportamento.

Para isolar o efeito da largura de banda, todos os demais parâmetros do projeto foram mantidos inalterados entre os ensaios: os componentes passivos dimensionados na Seção 3.2, a margem de fase de 60° , o procedimento de alocação do par polo-zero pelo método do fator k e o controlador da malha externa de tensão. Variou-se exclusivamente a frequência de cruzamento f_{corte} da malha interna, refazendo-se, para cada valor, o cálculo do avanço de fase, do fator k e do ganho de banda média, conforme as Equações 33 a 40. As Figuras 36 a 41 apresentam a corrente drenada da rede elétrica para frequências de cruzamento entre 800 Hz e 3 kHz.

A Figura 36 apresenta a corrente da rede para a frequência de cruzamento de 800 Hz, condição em que a distorção é mais acentuada. Verifica-se um patamar nulo bem


definido em torno de cada passagem por zero, seguido de uma retomada da corrente.

Figura 36 – Controlador de Corrente 800Hz




Fonte: Elaborado pelo autor

Ao elevar-se a frequência de cruzamento para 1 kHz, conforme a Figura 37, observa-se uma redução do intervalo em que a corrente permanece nula. O comportamento nos demais pontos do semiciclo permanece praticamente inalterado, o que confirma que o ganho adicional de banda atua predominantemente na região da passagem por zero.


Figura 37 – Controlador de Corrente 1kHz

Fonte: Elaborado pelo autor

As Figuras 38 e 39 apresentam os resultados para 1,5 kHz e 2 kHz, respectivamente. A tendência de melhora se mantém, o patamar nulo estreita-se progressivamente. Observa-se também a redução do valor de pico da corrente, coerente com uma forma de onda mais próxima da senoidal para a mesma potência transferida.


Figura 38 – Controlador de Corrente 1,5kHz

Fonte: Elaborado pelo autor


Figura 39 – Controlador de Corrente 2kHz

Fonte: Elaborado pelo autor

Nas Figuras 40 e 41, correspondentes a 2,5 kHz e 3 kHz, a distorção torna-se pouco perceptível na escala apresentada e as duas formas de onda praticamente se equivalem. Esse resultado indica que, a partir dessa faixa, a parcela da distorção atribuível ao erro já foi consideravelmente eliminada e o que resta é o patamar intrínseco imposto pela ponte retificadora. Em outras palavras, aumentos adicionais de largura de banda passam a apresentar retorno decrescente.

Figura 40 – Controlador de Corrente 2,5kHz

Fonte: Elaborado pelo autor

Figura 41 – Controlador de Corrente 3kHz

Fonte: Elaborado pelo autor

O aumento da frequência de cruzamento, entretanto, não pode ser indefinido. À medida que f_{corte} se aproxima da frequência de chaveamento, a malha passa a responder à ondulação de comutação sobreposta ao sinal realimentado, comprometendo a qualidade

do sinal de controle, razão pela qual a prática de projeto recomenda mantê-la entre cinco e dez vezes abaixo de f_{sw} , conforme adotado na Seção 3.3.1.2.

Diante desse conjunto de observações, a escolha de 3 kHz para a malha interna, situada próxima ao limite superior da faixa recomendada, mostra-se justificada. Do ponto de vista exclusivo da estabilidade e da regulação da corrente, frequências bem inferiores, como 1 kHz, seriam igualmente adequadas e atenderiam aos critérios de margem de fase adotados. Ressalta-se que a análise apresentada acima é de natureza qualitativa, baseada na inspeção visual das formas de onda. A seguir é apresentado em tabela o resultado quantitativo da distorção harmônica total (THD) para cada frequência de cruzamento apresentada.

Tabela 9 – Distorção Harmônica Total da Corrente (THDi) e amplitudes RMS da componente fundamental e das principais componentes harmônicas para diferentes frequências de corte da malha de corrente.

Freq. de Corte	THDi (%)	$I_{1,RMS}$ (A)	$I_{3,RMS}$ (A)	$I_{5,RMS}$ (A)	$I_{7,RMS}$ (A)	$I_{9,RMS}$ (A)	$I_{11,RMS}$ (A)
800 Hz	15,66	5,31	0,6694	0,4193	0,2320	0,1084	0,0398
1000 Hz	11,53	5,22	0,4465	0,3148	0,2066	0,1276	0,0714
1500 Hz	6,51	5,12	0,2216	0,1734	0,1303	0,0985	0,0730
2000 Hz	4,43	5,08	0,1461	0,1144	0,0890	0,0710	0,0570
2500 Hz	3,88	5,08	0,1318	0,0984	0,0759	0,0607	0,0495
3000 Hz	3,83	5,08	0,1382	0,0943	0,0700	0,0551	0,0445
3500 Hz	4,51	5,10	0,1757	0,1060	0,0744	0,0566	0,0448

Fonte: Elaborado pelo autor.

Os dados da Tabela 9 confirmam, agora em termos quantitativos, a tendência observada na inspeção visual das formas de onda. A distorção harmônica total da corrente decresce de 15,66%, em 800 Hz, para 3,83%, em 3 kHz, e a redução concentra-se no início da faixa: a elevação da frequência de cruzamento de 800 Hz para 1,5 kHz reduz a THDi a menos da metade, ao passo que, a partir de 2 kHz, os valores acomodam-se em um patamar compreendido entre 3,8% e 4,5%. Esse comportamento assintótico corrobora a leitura qualitativa apresentada anteriormente: a parcela da distorção associada ao erro de rastreamento da referência é progressivamente eliminada pelo aumento da largura de banda, restando a componente estrutural imposta pelo intervalo de não condução da ponte retificadora, sobre a qual o controlador não tem ação.

A decomposição harmônica evidencia o mesmo fenômeno sob outra perspectiva. A terceira harmônica, componente dominante do espectro, cai de 0,6694 A, em 800 Hz, para 0,1318 A, em 2,5 kHz, redução superior a 80%, e as componentes de ordem mais elevada seguem tendência análoga. Em paralelo, o valor eficaz da componente fundamental diminui de 5,31 A para aproximadamente 5,08 A.

Observa-se, ainda, que o mínimo de distorção ocorre em 3 kHz, frequência de cruzamento adotada no projeto, e que o ensaio adicional realizado em 3,5 kHz apresenta ligeira elevação da THDi, de 3,83% para 4,51%, acompanhada do crescimento da terceira harmônica de 0,1382 A para 0,1757 A. Esse resultado é coerente com a limitação discutida

anteriormente nesta seção: 3,5 kHz corresponde, aproximadamente, ao limite prático de $f_{sw}/5$ e, nessa região, a malha passa a responder à ondulação de comutação presente no sinal realimentado, atenuada apenas parcialmente pelo polo de alta frequência do compensador. O ganho adicional de banda, portanto, deixa de se converter em melhora do espectro e passa a reintroduzir componentes de alta frequência na razão cíclica. Do ponto de vista exclusivo da distorção, o ponto ótimo situa-se entre 2,5 kHz e 3 kHz, pois são, para este cenário apresentado os que possuem o menor TDHi.

Complementarmente, é possível confrontar as amplitudes harmônicas obtidas com os limites normativos aplicáveis. A Tabela 10 reproduz os limites de emissão de correntes harmônicas estabelecidos pela norma IEC 61000-3-2 para os equipamentos da Classe A¹, categoria na qual se enquadra o conversor em estudo. Confrontando-se esses limites com os valores da Tabela 9, verifica-se que todas as configurações ensaiadas atendem aos limites com folga: mesmo no pior caso, correspondente à frequência de cruzamento de 800 Hz, a terceira harmônica, de 0,6694 A, representa cerca de 29% do limite de 2,30 A, e a quinta, de 0,4193 A, equivale a 37% do limite de 1,14 A, situando-se as demais componentes em proporções semelhantes ou inferiores. No ponto de projeto, de 3 kHz, a terceira harmônica, de 0,1382 A, corresponde a apenas 6% do limite normativo. Ressalta-se, contudo, que essa comparação possui caráter indicativo, uma vez que a norma prevê ensaios de tipo, realizados sob condições de alimentação e de medição especificadas, não reproduzidas nas simulações deste trabalho (International Electrotechnical Commission (IEC), 2018).

¹ Para fins de limites de emissão harmônica, a IEC 61000-3-2 classifica os equipamentos em quatro classes: a Classe A reúne os equipamentos trifásicos equilibrados, os eletrodomésticos, as ferramentas não portáteis, os *dimmers* para lâmpadas incandescentes, os equipamentos de áudio e todo equipamento não enquadrado nas demais classes, com limites absolutos expressos em ampères, a Classe B compreende as ferramentas portáteis e os equipamentos de solda a arco de uso não profissional, com limites iguais aos da Classe A multiplicados por 1,5, a Classe C abrange os equipamentos de iluminação, com limites percentuais em relação à componente fundamental da corrente e a Classe D aplica-se a equipamentos com potência ativa de entrada de até 600 W dos seguintes tipos: computadores pessoais e seus monitores, receptores de televisão e refrigeradores com acionamento de velocidade variável, com limites proporcionais à potência, expressos em mA/W. Por não se enquadrar nas Classes B, C ou D, o carregador de baterias deste trabalho classifica-se na Classe A (International Electrotechnical Commission (IEC), 2018; Erickson; Maksimović, 2001).

Tabela 10 – Limites de emissão de correntes harmônicas para equipamentos da Classe A da norma IEC 61000-3-2.

Ordem da harmônica (n)	Corrente harmônica máxima (A)
<i>Harmônicas ímpares</i>	
3	2,30
5	1,14
7	0,77
9	0,40
11	0,33
13	0,21
$15 \leq n \leq 39$	$0,15 \cdot (15/n)$
<i>Harmônicas pares</i>	
2	1,08
4	0,43
6	0,30
$8 \leq n \leq 40$	$0,23 \cdot (8/n)$

Fonte: Adaptado de International Electrotechnical Commission (IEC) (2018).

Em síntese, os resultados desta seção cumprem dois papéis. Primeiro, sustentam quantitativamente a decomposição da distorção na passagem por zero em duas parcelas: uma dependente do controlador, dominante nas menores larguras de banda, e outra estrutural, associada à ponte retificadora não controlada, em linha com a limitação do controle por corrente média convencional apontada por Israr, Samuel e Chauhan (2025). Segundo, fornecem um critério objetivo, complementar à regra prática de $f_{sw}/10$ a $f_{sw}/5$, para a seleção da frequência de cruzamento da malha interna, tornando explícitas tanto a região de retorno decrescente quanto o início da degradação por interação com a ondulação de comutação.

5 CONCLUSÃO

Este trabalho teve como objetivo desenvolver o controle de um conversor *boost* operando como PFC ativo destinado ao carregamento de um banco de baterias de 108 V, apresentando de forma sequencial e reproduzível todas as etapas do projeto: a definição dos parâmetros a partir das restrições da bancada, o dimensionamento dos componentes passivos, o projeto das malhas de controle em cascata no domínio da frequência e, por fim, a discretização dos controladores com vistas a uma futura implementação digital. Ao término do desenvolvimento, verifica-se que o objetivo geral e os quatro objetivos específicos estabelecidos na Introdução foram alcançados.

No que se refere ao primeiro objetivo específico, a malha interna de corrente foi dimensionada a partir da análise do ganho de malha (*loop gain*) simulado no *software* QSPICE. A frequência de cruzamento foi estabelecida em 3 kHz, mantendo-se adequadamente afastada da frequência de chaveamento de 18 kHz, e a margem de fase foi especificada em 60°. Como o avanço de fase necessário resultou em 83,25°, inferior a 90°, adotou-se um controlador do Tipo II, cujos parâmetros foram determinados pelo método do fator k e estão consolidados na Tabela 5. A resposta em frequência obtida com o controlador inserido confirmou o cruzamento por 0 dB na frequência especificada e a margem de fase de projeto, validando o procedimento adotado.

Quanto ao segundo objetivo, a inserção do PFC no sistema, por meio da referência de corrente moldada pela amostra da tensão da rede retificada, mostrou-se efetiva: as simulações de potência evidenciaram corrente drenada da rede com formato senoidal e em fase com a tensão de alimentação, enquanto a corrente no indutor assumiu o formato de senoide retificada em 120 Hz com a ondulação de chaveamento sobreposta. A caracterização foi além da inspeção visual: o ensaio de sensibilidade da Seção 4.4 quantificou a influência da largura de banda da malha de corrente sobre a distorção na passagem por zero, mostrando que a THDi decresce de 15,66%, em 800 Hz, para um patamar entre 3,8% e 4,5% a partir de 2 kHz, amplitudes harmônicas individuais abaixo dos limites da Classe A da IEC 61000-3-2. Identificou-se, ainda, que a parcela remanescente da distorção é estrutural, associada à ponte retificadora não controlada, e que elevações adicionais de largura de banda apresentam retorno decrescente, com leve degradação quando a frequência de cruzamento se aproxima de $f_{sw}/5$.

Em relação ao terceiro objetivo, a malha externa de tensão foi projetada segundo o mesmo procedimento lógico da malha interna, com frequência de cruzamento de 30 Hz, inferior à ondulação de 120 Hz presente no barramento de saída, de modo a impedir que essa componente fosse transferida à referência de corrente e degradasse a correção do fator de potência. O avanço de fase requerido, de 52,62°, conduziu novamente a um controlador do Tipo II, cujos parâmetros estão consolidados na Tabela 8. Com o controle em cascata completo, a tensão de saída acomodou-se no valor nominal de 108 V, compatível com o

banco de nove baterias de 12 V em série, apresentando ondulação dentro do critério de 1% estipulado.

Por fim, atendendo ao quarto objetivo específico, os controladores de corrente e de tensão foram discretizados pelo método de Tustin, resultando em estruturas de dois polos e dois zeros (2P2Z) descritas por equações a diferenças com período de amostragem de $T_s \approx 55,55 \mu s$, sincronizado ao modulador PWM. As simulações do carregamento da bateria realizadas no *software* PLECS, com os controladores no domínio z , reproduziram o comportamento obtido com os controladores contínuos: a corrente de entrada manteve-se senoidal e em fase com a rede, e a corrente no indutor preservou o formato de senoide retificada. Esse resultado demonstra que o processo de discretização preservou as características de desempenho projetadas no domínio s , condição necessária para o embarque das leis de controle em um microcontrolador.

A metodologia adotada, fundamentada na seleção da frequência de cruzamento a partir do *loop gain*, na imposição da margem de fase pelo método do fator k e na hierarquia de velocidades entre as malhas interna e externa, mostrou-se adequada ao projeto do conversor *boost* com PFC aplicado ao carregamento de baterias. A documentação passo a passo das etapas de projeto, dos diagramas em blocos e do equacionamento, acompanhada dos arquivos de simulação disponibilizados, confere ao trabalho caráter de guia reproduzível, podendo servir de apoio a estudos e projetos futuros no âmbito do laboratório e do curso.

Como continuidade deste trabalho, propõem-se quatro frentes principais de desenvolvimento:

- **Validação experimental do controle digital:** embarcar as equações a diferenças em um microcontrolador, com a aquisição pelo conversor analógico-digital (ADC) e a atualização do PWM sincronizadas ao chaveamento, validando o sistema em bancada. Nessa etapa, propõe-se medir o fator de potência, a THDi e o rendimento do conversor, bem como avaliar o efeito do atraso de amostragem e de processamento sobre a margem de fase da malha de corrente. Propõe-se, ainda, incorporar mecanismos práticos de implementação, como a saturação da ação de controle com *anti-windup*, a partida suave com limitação da corrente de *inrush* do capacitor de $3700 \mu F$ e a operação em toda a faixa de tensão de entrada especificada.
- **Avaliação de outras estruturas de PFC:** comparar o desempenho da topologia clássica aqui estudada com estruturas alternativas consolidadas na literatura recente. Entre elas, destacam-se o conversor *boost* intercalado (*interleaved*), que divide a corrente de entrada entre duas ou mais fases, reduzindo a ondulação e os esforços nos semicondutores (Tian, 2024), as topologias sem ponte (*bridgeless*), que eliminam a ponte de diodos da entrada e, com ela, tanto as perdas de condução quanto o intervalo de não condução responsável pela parcela estrutural da distorção

na passagem por zero identificada neste trabalho, com destaque para a configuração *totem-pole* (Cheng *et al.*, 2025), ainda que esta introduza desafios próprios de comutação na transição entre os semiciclos, e os retificadores *totem-pole* multiníveis com capacitor flutuante, voltados à redução do volume dos elementos passivos do lado CA (Ishraq; Mallik, 2024).

- **Topologia *boost* com chave bidirecional:** substituir o diodo de saída por um segundo interruptor comandado, formando um braço em meia ponte operando com retificação síncrona. Além de reduzir as perdas de condução, essa estrutura habilita o fluxo bidirecional de potência no estágio CC e, combinada a um estágio de entrada sem ponte, abre caminho para aplicações *vehicle-to-grid* (V2G) e para o uso do banco de baterias como elemento ativo de suporte à rede (Yilmaz; Krein, 2013; Cheng *et al.*, 2025). Do ponto de vista do controle, essa extensão exige referência de corrente com sinal, gerenciamento do tempo morto entre os interruptores e a definição de modos distintos de operação para carga e descarga.
- **Semicondutores com elevada frequência de chaveamento:** substituir o IGBT empregado por interruptores de comutação mais rápida, como MOSFETs de carbeto de silício (SiC) ou transistores de nitreto de gálio (GaN) (Cheng *et al.*, 2025; Ishraq; Mallik, 2024), elevando a frequência de chaveamento para a faixa de dezenas a centenas de quilohertz. Os benefícios diretos são a redução significativa do indutor e do capacitor de saída e o consequente aumento da densidade de potência, adicionalmente, o deslocamento do limite prático de $f_{sw}/5$ permitiria à malha de corrente operar com largura de banda maior, reduzindo ainda mais a distorção residual na passagem por zero, conforme a tendência quantificada na Seção 4.4. Em contrapartida, tornam-se relevantes a análise das perdas de comutação, da interferência eletromagnética e do circuito de acionamento das chaves, bem como a reavaliação da frequência de amostragem do controle digital.

Com isso, o presente trabalho consolida uma base de projeto verificada por simulação e delineia uma agenda de evolução, nos planos experimental, topológico e de dispositivos, para o desenvolvimento de carregadores de baterias com elevado fator de potência no âmbito do laboratório.

REFERÊNCIAS

AGÊNCIA NACIONAL DE ENERGIA ELÉTRICA (ANEEL). **Procedimentos de Distribuição de Energia Elétrica no Sistema Elétrico Nacional — PRODIST: Módulo 8 — Qualidade do Fornecimento de Energia Elétrica**. Brasília, 2021. Aprovado pela Resolução Normativa ANEEL n. 956, de 7 de dezembro de 2021. Disponível em: <https://www.gov.br/aneel>.

ANALOG DEVICES. **AN-1319: Compensator Design for a Battery Charge/Discharge Unit Using the AD8450 or the AD8451**. 2015. Disponível em: <https://www.analog.com/media/en/technical-documentation/application-notes/AN-1319.pdf>.

BAGGIO, José E. *et al.* Modelagem e Controle Discreto para o Retificador PFC Boost Três Níveis. **Eletrônica de Potência (SOBRAEP)**, v. 7, n. 1, p. 55–61, nov. 2002.

BASSO, Christophe P. **Designing Control Loops for Linear and Switching Power Supplies: A Tutorial Guide**. Norwood, MA: Artech House, 2012. ISBN 978-1-60807-557-7.

CAO, Louis. **Design Type II Compensation in a Systematic Way**. 2012. p. 1–9. Power Management DesignLine. Disponível em: <https://www.ti.com/lit/an/slua776/slua776.pdf>.

CARVALHO JÚNIOR, Rui Oliveira de. **Controle de Corrente Digital de Sistemas de Potência Desequilibrados Contendo Conversores Estáticos**. 2000. Dissertação – Universidade Federal da Paraíba, Campina Grande, PB. Orientadores: Cursino Brandão Jacobina e Antônio Marcus Nogueira Lima.

CHAVEZ, Cesar; HOUDEK, John A. Dynamic Harmonic Mitigation and power factor correction. *In*: 2007 9th International Conference on Electrical Power Quality and Utilisation. 2007. p. 1–5. DOI: 10.1109/EPQU.2007.4424144.

CHENG, Hsien-Chie *et al.* Dynamic Performance Evaluation of Bidirectional Bridgeless Interleaved Totem-Pole Power Factor Correction Boost Converter. **Micromachines**, v. 16, n. 2, 2025. ISSN 2072-666X. DOI: 10.3390/mi16020223. Disponível em: <https://www.mdpi.com/2072-666X/16/2/223>.

CONTROL STATION. **What Is Cascade Control? How Is It Configured?** 2014. <https://controlstation.com/cascade-control-cascade-control-configured/>.

DIXON, Lloyd H. **Average Current Mode Control of Switching Power Supplies**. Merrimack, NH, 1990. Unitrode Power Supply Design Seminar Handbook, SEM-700.

ERICKSON, Robert W.; MAKSIMOVIĆ, Dragan. **Fundamentals of Power Electronics**. 2. ed. Norwell, MA: Kluwer Academic Publishers, 2001. ISBN 978-0-7923-7270-7.

FIGUEIREDO, João Paulo M.; TOFOLI, Fernando L.; SILVA, Bruno Leonardo A. A review of single-phase PFC topologies based on the boost converter. *In*: 2010 9th IEEE/IAS International Conference on Industry Applications - INDUSCON 2010. 2010. p. 1–6. DOI: 10.1109/INDUSCON.2010.5740015.

FRANKLIN, Gene F.; POWELL, J. David; WORKMAN, Michael L. **Digital Control of Dynamic Systems**. 3. ed. Menlo Park, CA: Addison-Wesley, 1998. ISBN 0-201-33153-5.

GHOSH, Arnab *et al.* Design and implementation of type-II and type-III controller for DC–DC switched-mode boost converter by using K-factor approach and optimisation techniques. **IET Power Electronics**, v. 9, n. 5, p. 938–950, 2016. DOI: 10.1049/iet-pel.2015.0144.

INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS (IEEE). **IEEE Std 519-2022: IEEE Standard for Harmonic Control in Electric Power Systems**. New York, 2022. Revisão da IEEE Std 519-2014.

INTERNATIONAL ELECTROTECHNICAL COMMISSION (IEC). **IEC 61000-3-2: Electromagnetic Compatibility (EMC) — Part 3-2: Limits — Limits for Harmonic Current Emissions (Equipment Input Current ≤ 16 A per Phase)**. 5.0. ed. Geneva, 2018.

ISHRAQ, Naveed; MALLIK, Ayan. Design of a 2.5 kW Four-Level Interleaved Flying Capacitor Multilevel Totem-Pole PFC Converter With AC-Side Passive Volume Optimization. **IEEE Open Journal of Power Electronics**, v. 5, p. 214–231, 2024. DOI: 10.1109/OJPEL.2024.3359479.

ISRAR, Majhrul; SAMUEL, Paulson; CHAUHAN, Sachin. An Intelligent Controller With Improved Power Quality of Boost PFC Converter for Light EV Charger Application. **IEEE Transactions on Consumer Electronics**, v. 71, n. 4, p. 10349–10360, 2025. DOI: 10.1109/TCE.2025.3599571.

LI, Dong; RUAN, Xinbo. A high efficient boost converter with power factor correction. *In*: 2004 IEEE 35th Annual Power Electronics Specialists Conference (IEEE Cat. No.04CH37551). 2004. v. 2, 1653–1657 vol.2. DOI: 10.1109/PESC.2004.1355674.

LIU, Kwang-Hwa; LEE, Fred C. Topological Constraints on Basic PWM Converters. *In*: IEEE. PESC '88 Record: 19th Annual IEEE Power Electronics Specialists Conference. Abr. 1988. p. 164–172.

MARTINS, Denizar Cruz; BARBI, Ivo. **Eletrônica de Potência: Conversores CC-CC Básicos Não Isolados**. 2. ed. Florianópolis: Edição dos Autores, 2006. p. 377.

NISE, Norman S. **Engenharia de Sistemas de Controle**. 6. ed. Rio de Janeiro: LTC, 2013. Tradução e revisão técnica de Jackson Paul Matsuura. Título original: Control Systems Engineering, 6th ed. ISBN 978-85-216-2136-2.

OGATA, Katsuhiko. **Discrete-Time Control Systems**. 2. ed. Upper Saddle River, NJ: Prentice Hall, 1995. ISBN 0-13-034281-5.

PANDEY, Rahul; SINGH, Bhim. A Power Factor Corrected Electric Vehicle Battery Charger Using Boost Converter. *In: 2018 8th IEEE India International Conference on Power Electronics (IICPE)*. 2018. p. 1–6. DOI: 10.1109/IICPE.2018.8709526.

PLEXIM. **PLECS: the standard simulation software for power electronics**. 2026. Disponível em: <https://www.plexim.com/products/plecs>.

POWNIKER, Sujata; SHELAR, Sachin. Development of Active Power Factor Correction controller using boost converter. *In: 2016 IEEE International WIE Conference on Electrical and Computer Engineering (WIECON-ECE)*. 2016. p. 212–216. DOI: 10.1109/WIECON-ECE.2016.8009120.

PRANEETH, A.V.J.S.; PATNAIK, Lalit; WILLIAMSON, Sheldon S. Boost-Cascaded-by-Buck Power Factor Correction Converter for Universal On-Board Battery Charger in Electric Transportation. *In: IECON 2018 - 44th Annual Conference of the IEEE Industrial Electronics Society*. 2018. p. 5032–5037. DOI: 10.1109/IECON.2018.8591163.

QORVO. **QSPICE: next generation SPICE simulator**. 2026. Disponível em: <https://www.qorvo.com/design-hub/design-tools/interactive/qspice>.

RASHID, Muhammad H. **Eletrônica de Potência: Dispositivos, circuitos e aplicações**. 4. ed. São Paulo: Pearson Education do Brasil, 2014. Tradução de Leonardo Abramowicz; revisão técnica de Carlos Marcelo de Oliveira Stein. Título original: Power Electronics: Circuits, Devices, and Applications. ISBN 978-85-430-1452-4.

SHAH, Nikunj. **Harmonics in Power Systems**. Alpharetta, GA, USA, 2024. Low-Voltage Drives – Portfolio and Standardization. Disponível em: <https://usa.siemens.com/lv-drives>.

SINGH, B. *et al.* A review of single-phase improved power quality AC-DC converters. **IEEE Transactions on Industrial Electronics**, v. 50, n. 5, p. 962–981, 2003. DOI: 10.1109/TIE.2003.817609.

STECCA, Marco *et al.* A Comprehensive Review of the Integration of Battery Energy Storage Systems Into Distribution Networks. **IEEE Open Journal of the Industrial Electronics Society**, v. 1, p. 46–65, 2020. DOI: 10.1109/OJIES.2020.2981832.

TALHA, Muhammad; MAKDA, Ishtiyah Ahmed. Frequency-Domain Modeling and Tustin Discretization Method Based Controlling of DC Step-Up Chopper. *In: 2019 4th International Conference on Power Electronics and Their Applications (ICPEA)*. Elazığ, Turkey: IEEE, 2019. DOI disponível no IEEE Xplore (documento 8911147). Disponível em: <https://ieeexplore.ieee.org/document/8911147>.

TANG, W.; LEE, Fred C.; RIDLEY, Raymond B. Small-Signal Modeling of Average Current-Mode Control. **IEEE Transactions on Power Electronics**, v. 8, n. 2, p. 112–119, abr. 1993. DOI: 10.1109/63.223961.

TEXAS INSTRUMENTS. **Demystifying Type II and Type III Compensators Using Op-Amp and OTA for DC/DC Converters**. Dallas, TX, USA, 2014. Disponível em: <https://www.ti.com/lit/an/slva662/slva662.pdf>.

TEXAS INSTRUMENTS. **Practical Feedback Loop Analysis for Current-Mode Boost Converter**. Dallas, TX, USA, 2014. Disponível em: <https://www.ti.com/lit/an/slva636/slva636.pdf>.

TEXAS INSTRUMENTS. **UCD3138 Digital Controller — Control Theory User’s Guide**. Dallas, TX, 2013.

TIAN, Xiangyin. Modeling and design of an interleaved boost PFC converter. *In: 2024 5th International Conference on Artificial Intelligence and Electromechanical Automation (AIEA)*. 2024. p. 814–819. DOI: 10.1109/AIEA62095.2024.10692324.

TODD, Philip C. **UC3854 Controlled Power Factor Correction Circuit Design**. Merrimack, NH, 1999.

TYMERSKI, Richard; VORPÉRIAN, Vatché. Generation and Classification of PWM DC-to-DC Converters. **IEEE Transactions on Aerospace and Electronic Systems**, v. 24, n. 6, p. 743–754, nov. 1988. DOI: 10.1109/7.18641.

VENABLE, H. Dean. **Optimum Feedback Amplifier Design for Control Systems**. Austin, TX, USA. Disponível em: <https://cdn14.21dianyuan.com/download.php?id=82856>.

VENABLE, H. Dean. The K-factor: A New Mathematical Tool for Stability Analysis and Synthesis. *In: PROCEEDINGS of Powercon 10*. San Diego, CA, USA, 1983.

YANARATES, Çağfer; OKUR, Serkan; ALTAN, Aytaç. Performance Analysis of Digitally Controlled Nonlinear Systems Considering Time Delay Issues. **Heliyon**, v. 9,

2023. Disponível em:

<https://www.sciencedirect.com/science/article/pii/S2405844023082026>.

YILMAZ, Murat; KREIN, Philip T. Review of Battery Charger Topologies, Charging Power Levels, and Infrastructure for Plug-In Electric and Hybrid Vehicles. **IEEE Transactions on Power Electronics**, v. 28, n. 5, p. 2151–2169, 2013. DOI: 10.1109/TPEL.2012.2212917.

INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DA PARAÍBA

Campus João Pessoa - Código INEP: 25096850

Av. Primeiro de Maio, 720, Jaguaribe, CEP 58015-435, João Pessoa (PB)

CNPJ: 10.783.898/0002-56 - Telefone: (83) 3612.1200

Documento Digitalizado Ostensivo (Público)

Trabalho de Conclusão de Curso - Corrigido (Já com Ficha Catalográfica e Folha de Aprovação)

Assunto:	Trabalho de Conclusão de Curso - Corrigido (Já com Ficha Catalográfica e Folha de Aprovação)
Assinado por:	Joao Paulo
Tipo do Documento:	Anexo
Situação:	Finalizado
Nível de Acesso:	Ostensivo (Público)
Tipo do Conferência:	Cópia Simples

Documento assinado eletronicamente por:
■ João Paulo Ferreira de Holanda, DISCENTE (20211610024) DE BACHARELADO EM ENGENHARIA ELÉTRICA - JOÃO PESSOA, em 12/08/2026 13:47:14.

Este documento foi armazenado no SUAP em 12/08/2026. Para comprovar sua integridade, faça a leitura do QRCode ao lado ou acesse <https://suap.ifpb.edu.br/verificar-documento-externo/> e forneça os dados abaixo:

Código Verificador: 1947714
Código de Autenticação: 62a53455ec

